

LMC646x 双路和四路微功耗轨到轨输入/输出 CMOS 运算放大器

1 特性

- 典型值 (除非另有说明)
- 超低电源电流: $20\ \mu\text{A}$ /放大器
- 在 3V 和 5V 电压下指定的特性
- 轨到轨输入共模电压范围
- 轨到轨输出摆幅
 - 在 10mV 电源轨范围内, $V_S = 5\text{V}$ 且 $R_L = 25\text{k}\Omega$
- 低输入电流: 150fA
- 低输入失调电压: 0.25mV

2 应用

- 电池供电的电路
- 传感器接口电路
- 便携式通信设备
- 医疗应用
- 电池监测

3 说明

LMC6462 和 LMC6464 (LMC646x) 是常用的 LMC6482 和 LMC6484 的微功耗版本, 将轨到轨输入和输出范围与极低的功耗相结合。


LMC646x 可提供超过两个电源轨的输入共模电压范围。放大器的轨到轨输出摆幅适用于低至 $25\text{k}\Omega$ 的负载, 可提供最大动态信号范围。放大器的这种轨到轨性能, 再加上高电压增益, 使这些器件在轨到轨放大器中独树一帜。LMC646x 是使用有限共模范围放大器的电路的优秀升级版。

LMC646x 的规格为 3V 和 5V, 是低压应用的理想选择。每个放大器的静态功耗为 $60\ \mu\text{W}$ ($V_S = 3\text{V}$ 时), 这可以延长电池供电系统的使用寿命。具有 150fA 输入电流、 0.25mV 的低失调电压以及 85dB 的 CMRR, 可在电池供电系统中保持高精度。

器件信息

器件型号	通道数	封装 ⁽¹⁾
LMC6462	双通道	D (SOIC, 8)
		P (PDIP, 8)
LMC6464	四通道	D (SOIC, 14)
		N (PDIP, 14)

(1) 有关更多信息, 请参阅节 10。



采用 RES11A 的差分放大器



内容

1 特性.....	1	7.1 应用信息.....	16
2 应用.....	1	7.2 典型应用.....	21
3 说明.....	1	7.3 布局.....	24
4 引脚配置和功能.....	2	8 器件和文档支持.....	26
5 规格.....	4	8.1 器件支持.....	26
5.1 绝对最大额定值.....	4	8.2 文档支持.....	26
5.2 ESD 等级.....	4	8.3 接收文档更新通知.....	26
5.3 建议运行条件.....	4	8.4 支持资源.....	26
5.4 LMC6462 的热性能信息.....	5	8.5 商标.....	26
5.5 LMC6464 的热性能信息.....	5	8.6 静电放电警告.....	26
5.6 $V_S = \pm 2.25V$ 或 $V_S = 5V$ 时的电气特性.....	6	8.7 术语表.....	26
5.7 $V_S = \pm 1.5V$ 或 $V_S = 3V$ 时的电气特性.....	10	9 修订历史记录.....	26
6 典型特性.....	11	10 机械、封装和可订购信息.....	28
7 应用和实施.....	16		

4 引脚配置和功能




图 4-1. LMC6462 : D 封装 , 8 引脚 SOIC 和 P 封装 , 8 引脚 PDIP (顶视图)

表 4-1. 引脚功能 : LMC6462

引脚		类型	说明
名称	编号		
- IN A	2	输入	反相输入通道 A
- IN B	6	输入	反相输入通道 B
+IN A	3	输入	同相输入通道 A
+IN B	5	输入	同相输入通道 B
OUT A	1	输出	输出通道 A
OUT B	7	输出	输出通道 B
V -	4	电源	负电源
V+	8	电源	正电源




图 4-2. LMC6464 : D 封装 , 14 引脚 SOIC 和 N 封装 , 14 引脚 PDIP (顶视图)

表 4-2. 引脚功能 : LMC6464

引脚		类型	说明
名称	编号		
- IN A	2	输入	反相输入通道 A
- IN B	6	输入	反相输入通道 B
- IN C	9	输入	反相输入通道 C
- IN D	13	输入	反相输入通道 D
+IN A	3	输入	同相输入通道 A
+IN B	5	输入	同相输入通道 B
+IN C	10	输入	同相输入通道 C
+IN D	12	输入	同相输入通道 D
OUT A	1	输出	输出通道 A
OUT B	7	输出	输出通道 B
OUT C	8	输出	输出通道 C
OUT D	14	输出	输出通道 D
V -	11	电源	负电源
V+	4	电源	正电源

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ^{(1) (2)}

		最小值	最大值	单位
	差分输入电压		正负电源电压	V
V_S	电源电压, $V_S = (V+) - (V-)$		16	V
	输入/输出引脚电压	$(V-) - 0.3$	$(V+) + 0.3$	V
	输入引脚处的电流 ⁽³⁾		±5	mA
	输出引脚处的电流 ^{(4) (5)}		±30	mA
	电源引脚处的电流		40	mA
T_J	结温 ⁽⁶⁾		150	°C
T_{stg}	贮存温度	-65	150	°C
	引线温度 (焊接, 10s)		260	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件能够在该等条件下或在任何超出建议运行条件的其他条件下正常运行。如果在建议运行条件以外,但在绝对最大额定值范围以内使用,器件可能无法完全正常运行,这可能会影响器件的可靠性、功能与性能,并且可能缩短器件寿命。
- (2) 如果需要军用/航天专用器件,请与德州仪器 (TI) 销售办事处/分销商联系以了解供货情况和技术规格。
- (3) 只有当输入电压超过绝对最大额定输入电压时才需要限制输入引脚电流。
- (4) 同时适用于单电源供电和双电源供电。在环境温度升高的情况下,持续短路运行可能会导致超过允许的最大结温 (150°C)。输出电流长期超过 ±30mA 会损害可靠性。
- (5) 当 $V+$ 大于 13V 时,请勿短路输出到 $V+$,否则会对可靠性造成不利影响。
- (6) 最大功率耗散是与 $T_{J(MAX)}$ 、 θ_{JA} 和 T_A 相关的函数。任何环境温度下的最大允许功率耗散为 $P_D = (T_{J(MAX)} - T_A) / \theta_{JA}$ 。所有数字均适用于直接焊接到 PCB 的封装。

5.2 ESD 等级

		值	单位
$V_{(ESD)}$	静电放电 人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	±2000	V

- (1) JEDEC 文档 JEP155 指出: 500V HBM 时能够在标准 ESD 控制流程下安全生产。

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V_S	电源电压, $V_S = (V+) - (V-)$	3		15.5	V
T_J	结温	-40		85	°C

5.4 LMC6462 的热性能信息

热指标 ⁽¹⁾		LMC6462		单位
		D (SOIC)	P (PDIP)	
		8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	193	115	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	52.0	53.7	°C/W
$R_{\theta JB}$	结至电路板热阻	56.9	39.5	°C/W
ψ_{JT}	结至顶部特征参数	6.8	19.5	°C/W
ψ_{JB}	结至电路板特征参数	56.1	38.5	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 LMC6464 的热性能信息

热指标 ⁽¹⁾		LMC6464		单位
		D (SOIC)	NFF (PDIP)	
		14 引脚	14 引脚	
$R_{\theta JA}$	结至环境热阻	126	81	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	34.6	31.9	°C/W
$R_{\theta JB}$	结至电路板热阻	34.3	26.0	°C/W
ψ_{JT}	结至顶部特征参数	4.7	9.9	°C/W
ψ_{JB}	结至电路板特征参数	33.7	25.4	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.6 $V_S = \pm 2.25V$ 或 $V_S = 5V$ 时的电气特性

在 $T_A = T_J = 25^\circ\text{C}$ 、 $V_+ = 5V$ 、 $V_- = 0V$ 、 $V_{CM} = V_{OUT} = V_+ / 2$ 及 $R_L > 1M\Omega$ 连接到 $V_+ / 2$ 时 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
失调电压							
V _{OS}	输入失调电压	LMC646xA		±0.25	±0.50	mV	
			T _J = -40°C 至 +85°C		±1.2		
		LMC646xB		±0.25	±3		
			T _J = -40°C 至 +85°C		±3.7		
dV _{OS} /dT	输入偏移电压漂移		T _J = -40°C 至 +85°C	1		μV/°C	
PSRR	电源抑制比	正 5V ≤ V ₊ ≤ 15V	LMC646xA	70	85	dB	
			LMC646xA , T _J = - 40°C 至 +85°C	67			
			LMC646xB	65	85		
			LMC646xB , T _J = - 40°C 至 +85°C	62			
		负 V ₊ = 0V , - 15V ≤ V ₋ ≤ - 5V	LMC646xA	70	85		
			LMC646xA , T _J = - 40°C 至 +85°C	67			
			LMC646xB	65	85		
			LMC646xB , T _J = - 40°C 至 +85°C	62			
输入偏置电流							
I _B	输入偏置电流 ⁽¹⁾			±0.15		pA	
		T _J = -40°C 至 +85°C			±10		
I _{OS}	输入失调电流 ⁽¹⁾			±0.075		pA	
		T _J = -40°C 至 +85°C			±5		
噪声							
e _n	输入电压噪声密度	f = 1kHz、V _{CM} = 1V			80		nV/ √ Hz
i _n	输入电流噪声密度	f = 1kHz			30		fA/ √ Hz
输入电压							
V _{CM}	共模电压	当 V ₊ = 5V 及 CMRR > 50dB 时 , 至正电源轨		5.25	5.30	V	
			T _J = -40°C 至 +85°C	5.00			
		当 V ₊ = 5V 及 CMRR > 50dB 时 , 至负电源轨		-0.20	-0.10		
			T _J = -40°C 至 +85°C		0.00		
		当 V ₊ = 5V 及 CMRR > 50dB 时 , 至正电源轨		15.25	15.30		
			T _J = -40°C 至 +85°C	15.00			
CMRR	共模抑制比	V ₊ = 15V 0V ≤ V _{CM} ≤ 15V	LMC646xA	70	85	dB	
			LMC646xA , T _J = - 40°C 至 +85°C	67			
			LMC646xB	65	85		
			LMC646xB , T _J = - 40°C 至 +85°C	62			
		V ₊ = 5V 0V ≤ V _{CM} ≤ 5V	LMC646xA	70	85		
			LMC646xA , T _J = - 40°C 至 +85°C	67			

5.6 $V_S = \pm 2.25V$ 或 $V_S = 5V$ 时的电气特性 (续)

在 $T_A = T_J = 25^\circ C$ 、 $V_+ = 5V$ 、 $V_- = 0V$ 、 $V_{CM} = V_{OUT} = V_+ / 2$ 及 $R_L > 1M\Omega$ 连接到 $V_+ / 2$ 时 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
输入阻抗							
R _{IN}	输入电阻			> 10			T Ω
C _{IN}	共模输入电容			3			pF
开环增益							
A _{OL}	开环电压增益	拉电流, V ₊ = 15V , 7.5V < V _O < 11.5V, V _{CM} = 7.5V ,	R _L = 100k Ω (连接至 7.5V)	3000		V/mV	
			R _L = 25k Ω (连接至 7.5V)	2500			
		灌电流, V ₊ = 15V , 3.5V < V _O < 7.5V, V _{CM} = 7.5V ,	R _L = 100k Ω (连接至 7.5V)	400			
			R _L = 25k Ω (连接至 7.5V)	200			
频率响应							
GBW	增益带宽积			50			kHz
SR	压摆率 ⁽²⁾	V ₊ = 15V, 10V 阶跃, G = 1		15	28	V/ms	
			T _J = -40°C 至 +85°C	8			
G _m	增益裕度			15			dB
	串扰	双通道和四通道, V ₊ = 15V, R _L = 100kΩ (连接至 7.5V) , f = 1kHz, V _{OUT} = 12V _{PP}		130			dB

5.6 $V_S = \pm 2.25V$ 或 $V_S = 5V$ 时的电气特性 (续)

在 $T_A = T_J = 25^\circ\text{C}$ 、 $V_+ = 5V$ 、 $V_- = 0V$ 、 $V_{CM} = V_{OUT} = V_+ / 2$ 及 $R_L > 1M\Omega$ 连接到 $V_+ / 2$ 时 (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
输出					
V_O	正电源轨 $V_+ = 5V$, $R_L = 100k\Omega$ 至 $V_+ / 2$	LMC646xA	4.990	4.995	V
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	4.980		
		LMC646xB	4.950	4.995	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	4.925		
	负电源轨 $V_+ = 5V$, $R_L = 100k\Omega$ 至 $V_+ / 2$	LMC646xA		0.005	
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.020	
		LMC646xB		0.005	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.075	
	正电源轨 $V_+ = 5V$, $R_L = 25k\Omega$ 至 $V_+ / 2$	LMC646xA	4.975	4.990	
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	4.965		
		LMC646xB	4.950	4.990	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	4.850		
	负电源轨 $V_+ = 5V$, $R_L = 25k\Omega$ 至 $V_+ / 2$	LMC646xA		0.01	
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.035	
		LMC646xB		0.01	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.150	
	正电源轨 $V_+ = 15V$, $R_L = 100k\Omega$ 至 $V_+ / 2$	LMC646xA	14.975	14.990	
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	14.965		
		LMC646xB	14.950	14.990	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	14.925		
	负电源轨 $V_+ = 15V$, $R_L = 100k\Omega$ 至 $V_+ / 2$	LMC646xA		0.01	
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.035	
		LMC646xB		0.01	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.075	
	正电源轨 $V_+ = 15V$, $R_L = 25k\Omega$ 至 $V_+ / 2$	LMC646xA	14.900	14.965	
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	14.850		
		LMC646xB	14.850	14.965	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$	14.800		
	负电源轨 $V_+ = 15V$, $R_L = 25k\Omega$ 至 $V_+ / 2$	LMC646xA		0.025	
		LMC646xA , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.150	
		LMC646xB		0.025	
		LMC646xB , $T_J = -40^\circ\text{C}$ 至 $+85^\circ\text{C}$		0.200	

5.6 $V_S = \pm 2.25V$ 或 $V_S = 5V$ 时的电气特性 (续)

在 $T_A = T_J = 25^\circ C$ 、 $V_+ = 5V$ 、 $V_- = 0V$ 、 $V_{CM} = V_{OUT} = V_+ / 2$ 及 $R_L > 1M\Omega$ 连接到 $V_+ / 2$ 时 (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
I _{SC}	短路电流	拉电流 V _{OUT} = 0V		19	27	mA	
			T _J = - 40°C 至 +85°C	15			
		灌电流 V _{OUT} = 5V		22	27		
			T _J = - 40°C 至 +85°C	17			
		拉电流 V+ = 15V , V _{OUT} = 0V		24	38		
			T _J = - 40°C 至 +85°C	17			
		灌电流 V+ = 15V , V _{OUT} = 12V ⁽³⁾		28	38		
			T _J = - 40°C 至 +85°C	22			
电源							
I _Q	静态电流	V _{OUT} = V+ / 2	LMC6462		40	55	μA
			LMC6462 , T _J = - 40°C 至 +85°C			70	
			LMC6464		80	110	
			LMC6464 , T _J = - 40°C 至 +85°C			140	
		V+ = 15V , V _{OUT} = V+ / 2	LMC6462		50	60	
			LMC6462 , T _J = - 40°C 至 +85°C			70	
			LMC6464		90	120	
			LMC6464 , T _J = - 40°C 至 +85°C			140	

- (1) 指定的限值取决于测试仪限制,而不是器件性能。典型值反映的是实际性能。
- (2) 指定的数字是正压摆率和负压摆率中较低的值。
- (3) 当 V_+ 大于 $13V$ 时,请勿短路输出到 V_+ ,否则会对可靠性造成不利影响。

5.7 $V_S = \pm 1.5V$ 或 $V_S = 3V$ 时的电气特性

在 $T_A = 25^\circ\text{C}$ 、 $V_+ = 3V$ 、 $V_- = 0V$ 、 $V_{CM} = V_{OUT} = V_+ / 2$ 及 $R_L > 1M\Omega$ 连接到 $V_+ / 2$ 时 (除非另有说明)

参数	测试条件		最小值	典型值	最大值	单位
失调电压						
V _{OS}	输入失调电压	LMC646xA	±0.9		±2	mV
			T _A = -40°C 至 +85°C		±2.7	
		LMC646xB	±0.9		±3	
			T _A = -40°C 至 +85°C		±3.7	
dV _{OS} /dT	输入偏移电压漂移	T _A = -40°C 至 +85°C		2		μV/°C
PSRR	电源抑制比	3V ≤ V ₊ ≤ 15V		60	80	dB
输入偏置电流						
I _B	输入偏置电流 ⁽¹⁾		±0.15			pA
		T _A = -40°C 至 +85°C		±10		
I _{OS}	输入失调电流 ⁽¹⁾		±0.075			pA
		T _A = -40°C 至 +85°C		±5		
噪声						
e _n	输入电压噪声密度	f = 1kHz、V _{CM} = 1V		80		nV/√Hz
i _n	输入电流噪声密度	f = 1kHz		30		fA/√Hz
输入电压						
V _{CM}	共模电压范围	当 V ₊ = 5V 及 CMRR > 50dB 时， 至正电源轨		3	3	V
		当 V ₊ = 5V 及 CMRR > 50dB 时， 至负电源轨		-0.1	0	
CMRR	共模抑制比	0V ≤ V _{CM} ≤ 3V		60	74	dB
频率响应						
GBW	增益带宽积			50		kHz
SR	压摆率 ⁽²⁾	G = 1，2V 阶跃		23		V/ms
输出						
V _O	电源轨的电压输出摆幅	正电源轨 R _L = 25kΩ 至 V ₊ / 2		2.95	2.9	V
		负电源轨 R _L = 25kΩ 至 V ₊ / 2			0.1 0.15	V
电源						
I _Q	静态电流	V _{OUT} = V ₊ / 2	LMC6462	40	55	μA
			LMC6462，T _A = -40°C 至 +85°C		70	
			LMC6464		80 110	
			LMC6464，T _A = -40°C 至 +85°C		140	

(1) 指定的限值取决于测试仪限制，而不是器件性能。典型值反映的是实际性能。

(2) 指定的数字是正压摆率和负压摆率中较低的值。

6 典型特性

$V_S = 5V$ ，单电源，且 $T_A = 25^\circ C$ （除非另有说明）




图 6-1. 电源电流与电源电压间的关系




图 6-2. 拉电流与输出电压间的关系




图 6-3. 拉电流与输出电压间的关系




图 6-4. 拉电流与输出电压间的关系




图 6-5. 灌电流与输出电压间的关系




图 6-6. 灌电流与输出电压间的关系

6 典型特性 (续)

$V_S = 5V$, 单电源, 且 $T_A = 25^\circ C$ (除非另有说明)




图 6-7. 灌电流与输出电压间的关系




图 6-8. 输入电压噪声与频率间的关系




图 6-9. 输入失调电压与共模电压间的关系




图 6-10. 输入失调电压与共模电压间的关系




图 6-11. 输入电压与输出电压间的关系




图 6-12. 开环频率响应

6 典型特性 (续)

$V_S = 5V$, 单电源, 且 $T_A = 25^\circ C$ (除非另有说明)




图 6-13. 开环频率响应与温度间的关系




图 6-14. 增益和相位与容性负载间的关系




图 6-15. 压摆率与电源电压间的关系




图 6-16. 同相大信号脉冲响应




图 6-17. 同相大信号脉冲响应




图 6-18. 同相大信号脉冲响应

6 典型特性 (续)

$V_S = 5V$, 单电源, 且 $T_A = 25^\circ C$ (除非另有说明)




图 6-19. 同相小信号脉冲响应




图 6-20. 同相小信号脉冲响应




图 6-21. 同相小信号脉冲响应




图 6-22. 反相大信号脉冲响应




图 6-23. 反相大信号脉冲响应




图 6-24. 反相大信号脉冲响应

6 典型特性 (续)

$V_S = 5V$, 单电源, 且 $T_A = 25^\circ C$ (除非另有说明)




图 6-25. 反相小信号脉冲响应




图 6-26. 反相小信号脉冲响应




图 6-27. 反相小信号脉冲响应

7 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

7.1 应用信息

7.1.1 输入共模电压范围

LMC646x 具有轨到轨输入共模电压范围。对于靠近正电源轨的共模电压 (V_{CM})，输入失调电压、共模抑制和电源抑制等一些直流参数可能会降低。LMC646x 设计成当共模限制为 $V_{CM} < (V+) - 2V$ 时，可实现出色的直流精度。图 7-1 表明，输入电压超过了两个电源电压，但输出中并未产生相应的相位反转。




图 7-1. 输入电压信号超过了 LMC646x 电源电压，但输出中并未产生相位反转




图 7-2. $\pm 7.5V$ 的输入信号远远超过了图 7-3 中的 3V 电源，但由于 R_I 的原因，未产生相位反转

室温下 $V+ = 3V$ 时，绝对最大输入电压在任一电源轨基础上向外扩展了 300mV。如图 7-2 所示，如果电压远远超过此绝对最大额定值，则可能会导致流入或流出输入引脚的电流过大，从而影响可靠性。输入电流可以通过输入电阻器从外部限制为 $\pm 5mA$ ，如图 7-3 所示。




图 7-3. 在电压超过电源电压的情况下，提供输入电流保护

7.1.2 轨到轨输出

LMC646x 在 $V_S = 3V$ 时，LMC646x 的近似输出电阻为 180Ω 拉电流和 130Ω 灌电流，在 $V_S = 5V$ 时，其近似输出电阻为 110Ω 拉电流和 83Ω 灌电流。可以使用计算得出的输出电阻，将最大输出摆幅作为负载的函数，由此计算最大输出摆幅。

7.1.3 容性负载容差

当 $V_S = 5V$ 时，LMC646x 在单位增益下通常可驱动 $200pF$ 的负载，而不会出现振荡。单位增益跟随器是容性负载最敏感的配置。直接容性负载可减小运算放大器的相位裕度。运算放大器输出抗阻和电容负载的组合会引起相位滞后。这会导致欠阻尼的脉冲响应或振荡。

可以使用电阻式隔离实现容性负载补偿，如图 7-4 所示。如果负载的电阻元件与电容元件并联，则隔离电阻器和电阻负载会在输出端形成一个分压器。这会在输出引入直流误差。




图 7-4. 300pF 容性负载的电阻式隔离




图 7-5. 图 7-4 中示出了 LMC6462 电路的脉冲响应

图 7-5 显示图 7-4 中 LMC646x 电路的脉冲响应。

另一个电路（如图 7-6 中所示）也用于间接驱动电容负载。此电路对图 7-4 所示电路进行了改进，因为图 7-6 可提供直流精度以及交流稳定性。 $R1$ 和 $C1$ 通过将输出信号的高频分量馈送到放大器的反相输入来抵消相位裕度的损失，从而保持整个反馈环路中的相位裕度。 $R1$ 和 $C1$ 的值可由系统设计者通过实验确定，以获得所需的脉冲响应。可以通过增大反馈环路中的电容器值来增大电容驱动。




图 7-6. 非反相放大器，在进行补偿后可处理 300pF 电容和 100kΩ 电阻负载




图 7-7. 图 7-6 中 LMC6462 电路的脉冲响应

图 7-6 所示电路的脉冲响应如 图 7-7 所示。

7.1.4 对输入电容进行补偿

将高阻值反馈电阻与具有超低输入电流的放大器（如 LMC646x）配合使用是很常见的做法。借助于换能器、光电二极管和电路板寄生效应，即使输入电容的容值很小，高阻值反馈电阻器也可由此减小相位裕度。




图 7-8. 抵消输入电容的影响

可通过添加反馈电容器来抵消输入电容的影响。反馈电容器 (如图 7-8 所示) C_f 首先通过以下公式估算 :

$$\frac{1}{2\pi R1 C_{IN}} \geq \frac{1}{2\pi R2 C_F} \quad (1)$$

或

$$R1 C_{IN} \leq R2 C_F \quad (2)$$

通常会导致严重过度补偿。

印刷电路板杂散电容可能大于或小于试验电路板的杂散电容, 因此 C_f 的实际最佳值可能不同。检查实际电路上的 C_f 值。(有关更多详细介绍, 请参阅 LMC660 四通道 CMOS 放大器数据表。)

7.1.5 失调电压调整

图 7-9 和图 7-10 中展示了失调电压调整电路。高阻值电阻和电位器可用于降低功耗, 同时为 $V_S = \pm 5V$ 的两种配置提供 $\pm 2.5mV$ 的典型调节范围 (称为输入) 。




图 7-9. 反相配置失调电压调整




图 7-10. 同相配置失调电压调整

7.1.6 仪表电路

LMC646x 具有仪表电路设计所需的高输入阻抗、广泛的共模范围和高 CMRR。采用 LMC646x 进行仪表电路设计，可以比大多数仪表放大器抑制更大范围的共模信号。因此，采用 LMC646x 进行仪表电路设计是嘈杂或工业环境下的理想选择。受益于这些功能的其他应用包括分析医疗仪器、磁场检测器、气体检测器和硅基传感器。

在图 7-11 中，低阻值电位器与 R_G 串联使用，用于设置三级运算放大器仪表电路的差分增益。之所以采用这种组合，而未使用高阻值电位器，是为了提高增益修整精度并减少因振动导致的误差。




图 7-11. 低功耗三级运算放大器仪表放大器

图 7-12 中显示的两级运算放大器仪表放大器专为 100 增益而设计。可针对失调电压、CMRR 和增益进行低灵敏度修整。低成本和低功耗是这款两级运算放大器电路的主要优势。

对于频率更高且共模范围更大的应用，三级运算放大器仪表放大器则是理想选择。




图 7-12. 低功耗两级运算放大器仪表放大器

7.2 典型应用

7.2.1 传感器接口电路




图 7-13. 光电探测器电路

光电管可用于便携式光测量仪器。LMC646x 可由电池供电运行，由于其输入电流和失调电压性能非常低，因此是该电路的理想选择。

7.2.2 LMC646x 用作比较器




图 7-14. 具有迟滞功能的比较器

图 7-14 示出了 LMC646x 作为比较器的应用。迟滞通过分压器中两个电阻器的比率确定。因此，在静态电流为重要参数的应用中，LMC646x 可用作低功耗比较器。

7.2.3 半波和全波整流器




图 7-15. 具有输入电流保护 (R_i) 的半波整流器




图 7-16. 具有输入电流保护 (R_i) 的全波整流器

在图 7-15、图 7-16 中，如果输入电压超过电源电压，会产生过大电流，因此 R_i 会限制流入放大器的电流。

7.2.4 精密电流源




图 7-17. 精密电流源

输出电流 I_{OUT} 通过以下公式得出：

$$I_{OUT} = \frac{(V+) - (V_{IN})}{R} \quad (3)$$

7.2.5 振荡器




图 7-18. 1Hz 方波振荡器

对于 5V 单电源运行，电路的输出摆幅为 0V 至 5V。通过 R_2 、 R_3 和 R_4 设置的分压器使 LMC646x 的同相输入从 1.67V (5V 的 1/3) 变为 3.33V (5V 的 2/3)。该电压的行为类似于阈值电压。

R_1 和 C_1 决定了电路的时间常数。振荡频率 f_{OSC} 为：

$$\frac{1}{2\Delta t} \quad (4)$$

其中

- Δt = 放大器输入从 1.67V 变为 3.33V 所需的时间。

计算方式如下：

$$1.67 = 5 \left(1 - e^{-\frac{t_1}{\tau}} \right) \quad (5)$$

其中

- $\tau = RC = 0.68$ 秒
- $t_1 = 0.27$ 秒。

并且

$$3.33 = 5 \left(1 - e^{-\frac{t_2}{\tau}} \right) \quad (6)$$

其中

- $t_2 = 0.75$ 秒

那么，

$$f_{\text{OSC}} = \frac{1}{2\Delta t} = \frac{1}{2(0.75 - 0.27)} \cong 1\text{Hz} \quad (7)$$

7.2.6 低频零点




图 7-19. 具有低频零点的高增益放大器

输出失调电压 $V_{\text{OS_OUT}}$ 是由于放大器固有的输入失调电压 V_{OS} 而在输出电压中引入的误差。

$V_{\text{OS_OUT}} = V_{\text{OS}} \times \text{增益}$)

在上述配置中，电阻器 R_5 和 R_6 决定了输入信号 V_{in} 对称的标称电压。 V_{IN} 的高频分量不受影响，而低频分量为零，因为输出的直流电平是 LMC646x 的输入失调电压加上偏置电压。这意味着消除了由顶部放大器引起的输出失调电压。

7.3 布局

7.3.1 布局指南

7.3.1.1 适用于高阻抗工作的 PCB 布局

一般情况下，任何必须以小于 1000pA 漏电流运行的电路均需要特殊的印刷电路板 (PCB) 布局。如果希望充分利用 LMC646x 的超低输入电流（通常为 150fA），出色的布局布线至关重要。幸运的是，实现低泄漏的技术相当简单。首先，不得忽略 PCB 的表面泄漏，即使有时显示的漏电流并不高，看起来似乎可以让人接受，但是在湿度高、遍布灰尘或污染的情况下，用户可以感知到这种表面泄漏。

为了更大限度降低任何表面泄漏造成的影响，可以环绕 LMC646x 的输入端和连接到运算放大器输入端的电容器、二极管、导体、电阻器、继电器端子等元件的终端，放置一个能够完全覆盖的箔环，如图 7-20 所示。为了获得显著的效果，请同时在 PCB 的顶部和底部放置防护环。然后，必须将这种 PC 箔连接到与放大器输入电压相同的电压，这是因为处于相同电位的两个点之间不会有漏电流流动。例如， $10^{12}\Omega$ 的 PCB 迹线至焊盘电阻通常可视为高阻值电阻，如果迹线是与输入焊盘相邻的 5V 总线，则该电阻可能会泄漏 5pA 的电流。这种泄漏可能导致 LMC646x 的实际性能下降 250 倍。但是，如果防护环保持在 5mV 的输入内，即使电阻为 $10^{11}\Omega$ ，也仅会产生 0.05pA 的漏电流。有关标准运算放大器配置中使用的防护环典型连接，请参阅图 7-21 至图 7-23。




图 7-20. 印刷电路板布局中的防护环示例




图 7-21. 防护环的典型连接 - 反相放大器




图 7-22. 防护环的典型连接 - 非反相放大器





图 7-23. 防护环的典型连接 - 跟随器

请注意，如果仅仅为了几个电路而布置 PCB 并不实用，与其在 PCB 上放置防护环，不如采取一种更为巧妙的方法：勿将放大器的输入引脚插入 PCB，而是将其向上弯折，仅用空气作为绝缘体。空气是出色的绝缘体。在这种情况下，您会放弃 PCB 结构的一些优势，但使用点对点空中布线的确物有所值。具体请参阅图 7-24。



(输入引脚从 PCB 上提出并直接焊接到元件上。所有其他引脚连接到 PCB。)

图 7-24. 空中布线

8 器件和文档支持

TI 提供广泛的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 器件支持

8.1.1 开发支持

8.1.1.1 PSpice® for TI

PSpice® for TI 是可帮助评估模拟电路性能的设计和仿真环境。在进行布局和制造之前创建子系统设计 and 原型解决方案，可降低开发成本并缩短上市时间。

8.2 文档支持

8.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

TI E2E™ 中文支持论坛 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.5 商标

TI E2E™ is a trademark of Texas Instruments.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision D (March 2013) to Revision E (March 2025)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 更新了第一页的图.....	1
• 添加了 引脚配置和功能	2
• 删除了 绝对最大额定值 中的注释 2.....	4
• 添加了 ESD 等级	4
• 添加了 热性能信息	5
• 更新了所有 电气特性 中的参数名称和符号.....	6
• 删除了之前直流 电气特性 中的注释 1、2 和 3.....	6
• 删除了之前交流 电气特性 中的注释 1 和 2.....	6
• 将注释 4 条件从先前的直流 电气特性 移至开环增益测试条件.....	6

• 更新了之前交流 电气特性 中的注释 3，并将条件移至压摆率测试条件.....	6
• 删除了 电气特性 中的相位裕度.....	6
• 将注释 3 条件从之前的交流 电气特性 移至串扰测试条件.....	6
• 将短路电流 ($V_+ = 15V$ ，灌电流) 典型值从 75mA 更改为 38mA，最小值从 55mA 更改为 28mA.....	6
• 将短路电流 ($V_+ = 15V$ ，灌电流， $T_J = -40^{\circ}C$ 至 $+85^{\circ}C$) 最小值从 45mA 更改为 22mA.....	6
• 添加了图 6-9 和图 6-10.....	11
• 删除了图 12 至图 15.....	11
• 更新了输入共模电压范围 中的说明.....	16

Changes from Revision C (March 2013) to Revision D (March 2013)

Page

• 将美国国家通用数据表的版面布局更改为 TI 格式.....	23
---------------------------------	----

10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LMC6462AIM/NOPB	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	-40 to 85	LMC64 62AIM	
LMC6462AIMX/NOPB	ACTIVE	SOIC	D	8	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 85	LMC64 62AIM	Samples
LMC6462AIN/NOPB	OBSOLETE	PDIP	P	8		TBD	Call TI	Call TI	-40 to 85	LMC6462 AIN	
LMC6462BIM/NOPB	OBSOLETE	SOIC	D	8		TBD	Call TI	Call TI	-40 to 85	LMC64 62BIM	
LMC6462BIMX/NOPB	ACTIVE	SOIC	D	8	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 85	LMC64 62BIM	Samples
LMC6462BIN/NOPB	OBSOLETE	PDIP	P	8		TBD	Call TI	Call TI	-40 to 85	LMC6462 BIN	
LMC6464AIM/NOPB	OBSOLETE	SOIC	D	14		TBD	Call TI	Call TI	-40 to 85	LMC6464 AIM	
LMC6464AIMX/NOPB	ACTIVE	SOIC	D	14	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 85	LMC6464 AIM	Samples
LMC6464BIM/NOPB	OBSOLETE	SOIC	D	14		TBD	Call TI	Call TI	-40 to 85	LMC6464 BIM	
LMC6464BIMX/NOPB	ACTIVE	SOIC	D	14	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 85	LMC6464 BIM	Samples
LMC6464BIN/NOPB	OBSOLETE	PDIP	N	14		TBD	Call TI	Call TI	-40 to 85	LMC6464BIN	

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

- ⁽³⁾ MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- ⁽⁴⁾ There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- ⁽⁵⁾ Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- ⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LMC6462AIMX/NOPB	SOIC	D	8	2500	330.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LMC6462BIMX/NOPB	SOIC	D	8	2500	330.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LMC6464AIMX/NOPB	SOIC	D	14	2500	330.0	16.4	6.5	9.35	2.3	8.0	16.0	Q1
LMC6464BIMX/NOPB	SOIC	D	14	2500	330.0	16.4	6.5	9.35	2.3	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LMC6462AIMX/NOPB	SOIC	D	8	2500	367.0	367.0	35.0
LMC6462BIMX/NOPB	SOIC	D	8	2500	367.0	367.0	35.0
LMC6464AIMX/NOPB	SOIC	D	14	2500	356.0	356.0	35.0
LMC6464BIMX/NOPB	SOIC	D	14	2500	367.0	367.0	35.0



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT



D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X


4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE




- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.


N (R-PDIP-T**)

16 PINS SHOWN

PLASTIC DUAL-IN-LINE PACKAGE




PINS ** DIM	14	16	18	20
A MAX	0.775 (19,69)	0.775 (19,69)	0.920 (23,37)	1.060 (26,92)
A MIN	0.745 (18,92)	0.745 (18,92)	0.850 (21,59)	0.940 (23,88)
MS-001 VARIATION	AA	BB	AC	AD




4040049/E 12/2002

NOTES:

- A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
-  Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
 The 20 pin end lead shoulder width is a vendor option, either half or full width.

D0014A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司