

XTR117 4-20mA 电流环路发送器

1 特性

- 低静态电流：130 μ A
- 用于外部电路的 5V 稳压器
- 低量程误差：0.05%
- 低非线性误差：0.003%
- 宽环路电源电压范围：7.5V 至 36V
- 温度范围：-40°C 至 +125°C
- 封装：VSON-8 和 VSSOP-8

2 应用

- 双线 4mA 至 20mA 电流环路变送器
- 智能变送器
- 工业过程控制
- 测试系统
- 电流放大器
- 电压转电流放大器

3 说明

XTR117 是精密电流输出转换器，设计用于通过业界通用电流环路传输模拟 4mA 至 20mA 信号。该器件提供精确的电流调节和输出电流限制功能。

片上稳压器 (5V) 可用于为外部电路供电。电流回路引脚 (I_{RET}) 可检测外部电路中使用的任何电流，以精确控制输出电流。

XTR117 是使用 4mA 至 20mA 电流传输的智能传感器的基本构建块。

XTR117 的扩展工业温度范围为 -40°C 至 +125°C。

封装信息

产品	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
XTR117	DGK (VSSOP , 8)	3mm × 4.9mm
	DRB (VSON , 8)	3mm × 3mm


(1) 有关详细信息，请参阅 节 10。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。

相关 4mA 至 20mA 器件⁽¹⁾

器件	说明
XTR115	5V 稳压器输出和 2.5V 基准输出
XTR116	5V 稳压器输出和 4.096V 基准输出

(1) 有关完整的 4mA 至 20mA 桥和 RTO 调节器解决方案，请访问 www.ti.com 查看 XTR 产品系列。



典型应用



内容

1 特性	1	6.4 器件功能模式	8
2 应用	1	7 应用和实施	9
3 说明	1	7.1 应用信息.....	9
4 引脚配置和功能	2	7.2 典型应用.....	11
5 规格	3	7.3 布局.....	11
5.1 绝对最大额定值 ⁽¹⁾	3	8 器件和文档支持	12
5.2 ESD 等级.....	3	8.1 相关文档.....	12
5.3 建议运行条件.....	3	8.2 接收文档更新通知.....	12
5.4 热性能信息.....	3	8.3 支持资源.....	12
5.5 电气特性.....	4	8.4 商标.....	12
5.6 典型特性.....	5	8.5 静电放电警告.....	12
6 详细说明	6	8.6 术语表.....	12
6.1 概述.....	6	9 修订历史记录	13
6.2 功能方框图.....	7	10 机械、封装和可订购信息	13
6.3 特性说明.....	7		

4 引脚配置和功能




图 4-1. DGK 封装，8 引脚 VSSOP (顶视图)




图 4-2. DRB 封装，8 引脚 VSON (顶视图)

(1) NC = 无连接。

(2) 将芯片散热焊盘连接到 I_{RET} 或在 PCB 上保持未连接状态。

表 4-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
I _{IN}	2	I	电流输入引脚
I _{RET}	3	I	V _{REG} 的本地接地回路引脚
I _O	4	O	稳压 4mA 至 20mA 电流环路输出
E (发射极)	5	I	外部晶体管的发射极连接
B (基极)	6	O	外部晶体管的基极连接
V ⁺	7	P	回路电源
V _{REG}	8	O	5V 稳压器电压输出
NC	1	—	未连接。
散热焊盘	Pad	—	散热焊盘。连接至 I _{RET} 或保持悬空。

(1) I = 输入，O = 输出，I/O = 输入或输出，G = 接地，P = 电源。

5 规格

5.1 绝对最大额定值⁽¹⁾

		最小值	最大值	单位
V+	电源 (以 I _O 引脚为基准)		40	V
	输入电压 (以 I _{RET} 引脚为基准)	0	V+	V
	输出电流限制	持续		
	V _{REG} , 短路	持续		
	工作温度	-40	125	°C
	贮存温度	-55	150	°C
	结温		165	°C

(1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。

5.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模式 (HBM)	2000	V
		组件充电模式 (CDM)	1000	

5.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

		最小值	标称值	最大值	单位
V+	电源电压	7.5	24	40	V
T _A	额定温度	-40		125	°C

5.4 热性能信息

热指标 ⁽¹⁾		XTR117		单位
		DGK (VSSOP)	DRB (VSON)	
		8 引脚	8 引脚	
R _{θJA}	结至环境热阻	173.9	60.7	°C/W
R _{θJB}	结至电路板热阻	95.2	33.2	°C/W
ψ _{JT}	结至顶部特征参数	11.1	4.7	°C/W
ψ _{JB}	结至电路板特征参数	93.7	33.0	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	66.3	70.4	°C/W
R _{θJC(top)}	结至外壳 (底部) 热阻	不适用	17.8	°C/W

(1) 有关新旧热指标的信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

5.5 电气特性

在 $T_A = 25^\circ\text{C}$ 、 $V_+ = 24\text{V}$ 、 $R_{IN} = 20\text{k}\Omega$ 且使用 TIP29C 外部晶体管的条件下 (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
输出						
I_O	输出电流公式		$I_O = I_{IN} \times 100$			
	输出电流, 线性范围		0.20		25	mA
I_{LIM}	过量程限制			32		mA
I_{MIN}	欠量程限制	$I_{REG} = 0$		0.13	0.20	mA
跨度						
S	跨度 (电流增益)			100		A/A
	误差 ⁽¹⁾	$I_O = 200\mu\text{A}$ 至 25mA		± 0.05	± 0.4	%
		$I_O = 200\mu\text{A}$ 至 25mA , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 3	± 20	ppm/ $^\circ\text{C}$
	非线性度	$I_O = 200\mu\text{A}$ 至 25mA		± 0.003	± 0.02	%
输入						
V_{OS}	失调电压 (运算放大器)	$I_{IN} = 40\mu\text{A}$		± 100	± 500	μV
		$I_{IN} = 40\mu\text{A}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 0.7	± 6	$\mu\text{V}/^\circ\text{C}$
		$I_{IN} = 40\mu\text{A}$, $V_+ = 7.5\text{V}$ 至 36V		0.1	2	$\mu\text{V}/\text{V}$
I_B	偏置电流			-35		nA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		300		pA/ $^\circ\text{C}$
θ_n	噪声	0.1Hz 至 10Hz		0.6		μV_{pp}
动态响应						
	小信号带宽	$C_{LOOP} = 0$, $R_L = 0$		380		kHz
	压摆率			3.2		mA/ μs
V_{REG}⁽²⁾						
	电压			5		V
	电压精度	$I_{REG} = 0\text{mA}$		± 0.05	± 0.1	V
		$I_{REG} = 0\text{mA}$, $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		± 0.1		mV/ $^\circ\text{C}$
		$I_{REG} = 0\text{mA}$, $V_+ = 7.5\text{V}$ 至 36V		1		mV/V
	电压精度与 V_{REG} 电流间的关系			请参阅图 5-4		
	短路电流			12		mA
电源						
I_Q	静态电流			130	200	μA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			250	

(1) 不包括 R_{IN} 的初始误差或温度系数。

(2) 相对于 I_{RET} 引脚测得的电压。

5.6 典型特性

在 $T_A = +25^\circ\text{C}$ 、 $V_+ = 24\text{V}$ 、 $R_{IN} = 20\text{k}\Omega$ 且使用 TIP29C 外部晶体管的条件下 (除非另有说明)




图 5-1. 电压增益与频率间的关系




图 5-2. 静态电流与温度间的关系




图 5-3. 超量程电流与温度的关系




图 5-4. V_{REG} 电压与 V_{REG} 电流间的关系




图 5-5. 量程误差与温度间的关系





图 5-6. 失调电压分布图

6 详细说明

6.1 概述

XTR117 是精密电流输出转换器，设计用于通过业界通用电流环路传输模拟 4mA 至 20mA 信号。图 6-1 展示了具有代表性的简化输入电路的基本电路连接。XTR117 是一款两线制电流变送器。输入电流（引脚 2）控制输出电流。一部分输出电流流入 V+ 电源引脚 7。剩余的电流在 Q₁ 中流动。连接到 XTR117 的外部输入电路可由 V_{REG} 供电。从这些端子汲取的电流必须返回至 I_{RET} 引脚 3。I_{RET} 引脚是驱动 XTR117 的输入电路的本地接地。

XTR117 是一款增益为 100 的电流输入器件。流入引脚 2 的电流会产生 $I_O = 100 \times I_{IN}$ 。I_{IN} 引脚上的输入电压为零（以 I_{RET} 引脚为基准）。电压输入通过外部输入电阻 R_{IN} 转换为输入电流，如图 6-1 所示。典型的满量程输入电压范围为 1V 及以上。建议使用大于 0.5V 的满量程输入，以更大限度地降低 A1 失调电压和漂移的影响。




(1) 请参阅节 7.1.1。

(2) 请参阅节 7.1.6。

图 6-1. 基本电路连接


6.2 功能方框图



6.3 特性说明

6.3.1 反向电压保护

XTR117 的 7.5V 低顺从电压额定值（最低工作电压）允许使用多种电压保护方法，而且不会影响工作范围。图 6-2 展示了一个二极管桥电路，该电路即使在电压连接线反接时也能实现正常运行。电桥会导致环路电源电压出现两个二极管压降（约 1.4V）损耗。该压降可产生大约 9V 的顺从电压，对于大多数应用来说都是安全的。可以将一个二极管与环路电源电压和 V+ 引脚串联，以防止反向输出连接线路，环路电源电压损耗仅为 0.7V。



(1) 36V 齐纳二极管，例如 1N4753A 或 P6KE39A。使用环路电源电压低于 30V 的低压齐纳二极管可实现增强保护；请参阅节 6.3.2。

图 6-2. 反向电压运行和过压浪涌保护

6.3.2 过压浪涌保护

与电流变送器的远程连接有时会受到电压浪涌的影响。最佳实践就是将施加到 XTR117 上的最大浪涌电压限制在尽可能低的水平上。各种齐纳二极管和浪涌钳位二极管都是专门为此目的而设计的。选择额定电压尽可能低的钳位二极管，以提供出色保护。XTR117 上的绝对最大额定电源电压为 40V。将过压和瞬变保持在 40V 以下，以便在电源恢复正常 (7.5V 至 36V) 时保持可靠运行。

大多数浪涌保护齐纳二极管在正向方向具有二极管特性，会传导过多电流，如果环路连接反向，可能会损坏接收侧电路。如果使用浪涌保护二极管，请使用串联二极管或二极管电桥以防止反向连接。

6.3.3 VSON 封装

XTR117 采用 VSON-8 封装 (也称为 SON 或 DFN)。VSON 是一种仅在封装底部两侧有引线触点的 QFN 封装。这个无引线封装最大限度增加了电路板空间，并通过外露焊盘来增强散热和电气特性。

VSON 封装物理尺寸小，具有更小的布线面积、更高的散热性能以及更低的电气寄生。此外，无外部引线也消除了引线弯曲问题。

VSON 封装可使用标准印刷电路板 (PCB) 组装技术轻松安装。请参阅 [QFN/SON PCB 连接](#) 和 [Quad Flatpack No-Lead 逻辑封装](#) 应用手册，两者均可从 www.ti.com 下载。

将封装底部的外露引线框芯片垫连接至 I_{RET} 或使其保持未连接状态。

6.4 器件功能模式

该器件有一种运行模式，适用于在 *建议运行条件* 下运行的情况。

7 应用和实施工

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

7.1 应用信息

7.1.1 外部晶体管

外部晶体管， Q_1 ，传导绝大多数满量程输出电流。在高环路电压 (40V) 和 20mA 输出电流下，该晶体管的功率耗散可接近 0.8W。XTR117 设计为使用外部晶体管来避免片上出现热致误差。 Q_1 产生的热量仍会导致环境温度发生变化，从而影响 XTR117 性能。为了最大限度地减少这些影响，请将 Q_1 放置在远离敏感模拟电路 (包括 XTR117) 的位置。安装 Q_1 可将热量传导到换能器外壳的外部。

XTR117 旨在使用几乎任何具有足够电压、电流和额定功率的 NPN 晶体管。外壳类型和热安装注意事项常常影响任一指定应用的选择。图 6-1 中列出了几种可能的选择。MOSFET 晶体管不会提高 XTR117 的精度，因此不建议使用。尽管 XTR117 无需额外的外部晶体管即可使用，但由于存在自热问题，这种配置在较高环路电压和电流下并不总是实用。

7.1.2 最小输出电流

XTR117 的静态电流 (通常为 130 μ A) 是输出电流的下限。零输入电流 ($I_{IN} = 0$) 会产生等于静态电流的 I_O 。输出电流直到 $I_{IN} I_Q/100$ 时才开始增加。从 V_{REG} 汲取的电流将添加到该最小输出电流中。高达 3.8mA 的电流可为外部电路供电，同时仍允许输出电流低于 4mA。

7.1.3 偏移输入

通过创建 40 μ A 输入电流可产生 4mA 的低量程输出。图 7-1 展示了如何使用适当值的电阻器从外部基准电压 (V_{REF}) 产生此输入电流。按图 7-1 所示使用 V_{REG} ，但没有高质量基准 (如 REF3425) 的温度稳定性。




图 7-1. 创建低量程偏移

7.1.4 射频干扰

电流环路的长导线长度会产生射频 (RF) 干扰。RF 干扰可由 XTR117 的输入电路或之前的电路整流。这种效应通常表现为不稳定的输出电流，该电流随环路电源或输入接线的位置而变化。干扰也可能会进入输入端子。对于与传感器连接较短的集成发送器组件，干扰更可能来自电流环路连接。




图 7-2. 数字控制方法

7.1.5 最大输出电流

XTR117 可提供高达 25mA 的精确线性输出。内部电路将输出电流限制在大约 32mA，以保护变送器和环路电源或测量电路。

通过在引脚 3 至引脚 5 之间连接一个外部电阻器来改变电流限制值，可以扩展 XTR117 的输出电流范围。

小心

所有输出电流都必须流经内部电阻器；因此，电流过大可能会造成损坏。大于 45mA 的输出电流会导致损坏。

7.1.6 电路稳定性

对于任何 XTR117 设计，都必须评估 4mA 至 20mA 控制环路的稳定性。对于大多数应用，建议在 $V+$ 和 I_O 之间使用 10nF 去耦电容器。由于该电容从稳定性的角度而言与负载电阻 R_{LOAD} 并联，因此电容器和电阻器将形成一个滤波器转角，可限制系统的带宽。因此，对于 HART 应用，请改用 2nF 至 3nF 的旁路电容。

对于存在 EMI 和 EMC 问题的应用，请使用具有足够低 ESR 的旁路电容器将 V_{LOOP} 电源的任何纹波电压去耦。否则，纹波电压会耦合到 4mA 至 20mA 电流源上，并在电流到电压转换后作为 R_{LOAD} 上的噪声出现。

7.2 典型应用




图 7-3. 采用 PGA309 和 XTR117 的完整 4mA 至 20mA 压力传感器解决方案

7.3 布局

7.3.1 布局指南

可将 VSON 封装上的外露引线框芯片焊盘焊接到 PCB 上的散热焊盘。该数据表末尾附有一份机械制图，其中显示了布局示例。可能需要根据组装过程要求对此布局进行改进。该数据表末尾的机械制图列出了封装和垫的物理尺寸。焊盘布局中的五个空穴为可选项，适合与将引线框芯片垫连接至 PCB 上的散热器区域的热通孔结合使用。

焊接外露焊盘可在温度循环、主要推动、封装剪切及类似板级测试过程中极大地提高板级可靠性。即使是功率耗散较低的应用，也要将外露焊盘焊接到 PCB 上，实现结构完整性和长期稳定性。

8 器件和文档支持

TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。

8.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，关于电流环路变送器的 [特殊功能放大器 精密实验室视频系列](#)
- 德州仪器 (TI)，[TIPD126 采用 XTR117 且具有电流环路输出和 EMC 保护功能的桥式传感器信号调节器参考设计](#)

8.2 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

8.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

8.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

9 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision C (May 2012) to Revision D (November 2023)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1
• 将特性、规格中及通篇文档中的建议最大环路电源电压范围从 40V 更改为 36V.....	1
• 通篇将封装名称 MSOP 更改为 VSSOP，将 DFN 更改为 VSON.....	1
• 将“器件信息”表标题更改为“封装信息”，并更新了内容.....	1
• 添加了引脚配置和功能、ESD 等级、建议运行条件、热性能信息、详细说明、概述、功能方框图、特性说明、应用和实施典型应用、器件和文档支持、相关文档以及机械、封装和可订购信息部分.....	2
• 将绝对最大额定值中以及文档通篇中的绝对最大环路电源电压范围从 50V 更改为 40V.....	3
• 将绝对最大额定值和电气特性中的工作温度最小值从 -55°C 更改为 -40°C.....	3
• 将热阻内容从电气特性移至新的热性能信息.....	3
• 将热阻分别从 $\theta_{JA} = 150^{\circ}\text{C/W}$ (MSOP) 和 53°C/W (DFN) 更改为 $R_{\theta JA} = 173.9^{\circ}\text{C/W}$ (VSSOP) 和 60.7°C/W (VSON).....	3
• 将电气特性中的偏置电流与温度间的关系从 $150\text{pA}/^{\circ}\text{C}$ 更改为 $300\text{pA}/^{\circ}\text{C}$	4
• 将电气特性中的 V_{REG} 与输出电流参数名称更改为电压精度与 V_{REG} 电流.....	4
• 删除了绝对最大额定值和新的建议运行条件中已列出的冗余温度范围内容.....	4
• 更新了典型特性标题以消除拼写错误.....	5
• 更改了图 7-1 基本电路连接.....	6
• 更改了图 7-2 反向电压运行和过压浪涌保护中建议的齐纳二极管器件型号.....	7
• 更改了外部晶体管应用信息部分，以纳入有关晶体管功率耗散和热问题的附加指南.....	9
• 添加了电路稳定性部分.....	11

10 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
XTR117AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdauag Nipdau Nipdau	Level-3-260C-168 HR	-40 to 125	BOZ
XTR117AIDGKT	Obsolete	Production	VSSOP (DGK) 8	-	-	Call TI	Call TI	-40 to 125	BOZ
XTR117AIDRBR	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU NIPDAU	Level-3-260C-168 HR	-40 to 125	BOY
XTR117AIDRBT	Obsolete	Production	SON (DRB) 8	-	-	Call TI	Call TI	-40 to 125	BOY

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
XTR117AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
XTR117AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
XTR117AIDRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
XTR117AIDGKR	VSSOP	DGK	8	2500	356.0	356.0	35.0
XTR117AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
XTR117AIDRBR	SON	DRB	8	3000	367.0	367.0	35.0

DRB 8

GENERIC PACKAGE VIEW

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4203482/L



VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218876/A 12/2017

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL


EXPOSED PAD
81% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218876/A 12/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT



DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
版权所有 © 2025，德州仪器 (TI) 公司