LMR14050-Q1


LMR14050-Q1 具有 40μA IQ 的 SIMPLE SWITCHER® 40V 5A 汽车级 降压转换器

1 特性

- 符合汽车应用要求
- 具有符合 AEC-Q100 标准的下列特性:
 - 器件温度等级 1: -40°C 至 125°C 环境工作温 度范围
 - 器件 HBM ESD 分类等级 H1C
 - 器件 CDM ESD 分类等级 C4A
- 输入电压范围: 4V 至 40V
- 5A 持续输出电流
- 40µA 超低工作静态电流
- 90mΩ 高侧 MOSFET
- 75ns 最短导通时间
- 电流模式控制
- 可调节开关频率范围: 200kHz 至 2.5MHz
- 与外部时钟频率同步
- 扩频选项可降低 EMI
- 内置补偿功能,便于使用
- 支持高占空比运行
- 精密使能输入
- 关断电流:1µA
- 外部软启动
- 过热保护、过压保护和短路保护
- 采用 PowerPAD™ 的 8 引脚 HSOIC 封装

2 应用

- 汽车电池稳压
- 工业电源
- 电信和数据通信系统
- 通用宽 Vin 稳压



3 说明


LMR14050-Q1 是一款具有集成式高侧 MOSFET 的 40V、5A 降压稳压器。该器件具有 4V 至 40V 的宽输 入范围,适用于从工业到汽车各类应用中非稳压电源的 电源调节。该器件的扩展系列产品采用引脚对引脚兼容 封装方式,可提供 2A 和 3.5A 选项,包括 LMR14020-Q1 和 LMR14030-Q1。该稳压器在睡眠模式下的静态 电流为 40µA,非常适合电池供电类系统;它在关断模 式下具有 1 µ A 的超低电流,可进一步延长电池使用寿 命。该稳压器的可调开关频率范围较宽,这使得效率或 外部元件尺寸能够得到优化。内部环路补偿意味着用户 不用承担设计环路补偿组件的枯燥工作。该特性还能够 以尽可能地减少器件的外部元件数。利用精密使能端输 入可以简化稳压器控制和系统电源时序。此外,该器件 还内置多种保护特性:逐周期电流限制保护、应对功耗 过大的热感测和热关断保护以及输出过压保护。

LMR14050-Q1 采用焊盘外露的 8 引脚 HSOIC 或 10 引脚 WSON 封装,可实现低热阻。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾	
LMR14050SQDDARQ1	DDA		
LMR14050SSQDDARQ1 (展频)	(HSOIC, 8)	4.9mm × 6mm	
LMR14050QDPRRQ1	DPR		
LMR14050SQDPRRQ1 (展频)	(WSON , 10)	4mm × 4mm	

- 有关更多信息,请参阅节10。 (1)
- 封装尺寸(长×宽)为标称值,并包括引脚(如适用)。



效率与输出电流之间的关系



内容

1 特性 1 2 应用 1 3 说明 1 4 引脚配置和功能 3 5 规格 4		17 17 17
5.1 绝对最大额定值4	7.4 布局	
5.2 ESD 等级4		
5.3 建议运行条件4	8.1 器件支持	24
5.4 热性能信息5	8.2 文档支持	24
5.5 电气特性5	8.3 接收文档更新通知	24
5.6 开关特性6	8.4 支持资源	24
5.7 典型特性7	8.5 商标	24
6 详细说明9	8.6 静电放电警告	<u>2</u> 4
6.1 概述9	8.7 术语表	24
6.2 功能方框图9	9 修订历史记录	25
6.3 特性说明10	10 机械、封装和可订购信息	26

Product Folder Links: LMR14050-Q1



4 引脚配置和功能




图 4-1. DDA 封装 8 引脚 (HSOIC) 顶视图




图 4-2. DPR 封装 10 引脚 (WSON) 顶视图

表 4-1. 引脚功能

by the	当	扁号	अरू कार्ग (1)	THE THE
名称	SO-8	WSON-10	类型 ⁽¹⁾	说明
воот	1	1	Р	高侧 MOSFET 驱动器的自举电容连接。在 BOOT 和 SW 之间连接一个优质 0.1 µ F电容。
VIN	2	2、3	Р	连接到电源和旁路电容 C_{IN} 。从 VIN 引脚到高频旁路 C_{IN} 和 GND 的路径必须尽可能 短。
EN	3	4	А	使能引脚,具有内部上拉电流源。拉至 1.2V 以下可禁用器件。悬空或连接到 VIN 可启用器件。可通过两个电阻调节输入欠压锁定。请参阅"启用和调节欠压锁定"部分。
RT/SYNC	4	5	А	电阻时序或外部时钟输入。当使用外部接地电阻设置开关频率时,内部放大器将该引脚保持为固定电压。如果该引脚拉至超出 PLL 上限阈值,则模式发生变化,引脚变为同步输入。内部放大器禁用,引脚呈现为内部 PLL 的高阻抗时钟输入。如果时钟边沿停止,内部放大器将重新使能,并且工作模式会恢复为通过电阻进行频率编程。
FB	5	7	Α	反馈输入引脚,连接到反馈分压器以设置 V_{OUT} 。在运行期间,请勿使该引脚发生接地短路。
SS	6	6	Α	软启动控制引脚。连接到电容器以设置软启动时间。
PGOOD	不适用	8	А	电源漏极开路输出正常标志。使用 $10k\Omega$ 至 $100k\Omega$ 的上拉电阻器连接到逻辑轨或其他不高于 $7V$ 的直流电压。
GND	7	9	G	系统接地引脚。
SW	8	10	Р	稳压器的开关输出。内部连接到低侧功率 MOSFET。连接到功率电感器。
散热焊盘	9	11	G	裸片的主要热耗散途径。必须连接到 PCB 上的接地层。

Product Folder Links: LMR14050-Q1

(1) A = 模拟, P = 电源, G = 地



5 规格

5.1 绝对最大额定值

在推荐的-40°C 到 125°C 工作结温范围内测得(除非另外说明)(1)

		最小值	最大值	单位
	VIN , EN 至 GND	-0.3	44	
	BOOT 至 GND	-0.3	49	
	SS 至 GND	-0.3	5	
输入电压	FB 至 GND (DPR 封装)	-0.3	7	V
	FB 至 GND (DDA 封装)	-0.3	5.5	
	RT/SYNC 至 GND	-0.3	3.6	
	PGOOD 至 GND	-0.3	7	
	BOOT 至 SW (DPR 封装)		6.5	
输出电压	BOOT 至 SW (DDA 封装)		5.5	V
	SW 至 GND	-3	44	
T _J	结温	-40	150	°C
T _{stg}	贮存温度	-65	150	°C

⁽¹⁾ 应力超出*绝对最大额定值* 下面列出的值可能会对器件造成永久损坏。这些列出的值仅仅是应力等级,这并不表示器件在这些条件下以及 在*建议运行条件* 以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

5.2 ESD 等级

			值	单位
M +th. I. M. I.	人体放电模型 (HBM),符合 AEC Q100-002 ⁽¹⁾	±2000	V	
V(ESD)	静电放电	充电器件模型 (CDM),符合 AEC Q100-011 标准	±750	V

⁽¹⁾ AEC Q100-002 指示必须按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

5.3 建议运行条件

在建议的-40°C 到 125°C 工作结温范围内测得(除非另外说明)(1)

		最小值	最大值	单位
	VIN	4	40	
	VOUT	0.8	28	
降压稳压器	BOOT		45	V
	SW	-1	40	
FB	FB	0	5	
	EN	0	40	
控制	RT/SYNC	0	3.3	V
	SS	0	3	V
	PGOOD 至 GND	0	5	
der de	RT 模式下的开关频率范围	200	2500	1.11_
频率	SYNC 模式下的开关频率范围	250	2300	kHz
温度	工作结温,T _J	-40	125	°C

(1) 运行额定值表示器件可正常工作,但未指定器件具体性能限制的条件。有关指定的规格,请参阅 #5.5。



5.4 热性能信息

			LMR14050-Q1			
	热指标 ^{(1) (2)}	DDA (HSOIC)	DPR (WSON)	单位		
		8 引脚	10 引脚			
R ₀ JA	结至环境热阻	43.2	36.5	°C/W		
ψ JT	结至顶部特征参数	5.2	0.3	°C/W		
ψ ЈВ	结至电路板特征参数	16.4	13.8	°C/W		
R _{θ JC(top)}	结至外壳(顶部)热阻	52.1	35.2	°C/W		
R _{θ JC(bot)}	结至外壳(底部)热阻	7.8	3.1	°C/W		
R ₀ JB	结至电路板热阻	16.4	13.6	°C/W		

- (1) 有关新旧热指标的更多信息,请参阅 半导体和 IC 封装热指标 应用手册。
- (2) 特定环境温度 T_A 下的额定功率必须使用 125° C 的最大结温 (T_J) 来确定,详见 建议运行条件部分。

5.5 电气特性

最大/最小限制适用于推荐的 -40°C 至 +125°C 工作结温范围 (T_J) (除非另外说明)。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 T_J = 25°C 条件下最有可能达到的参数标准,仅供参考。除非另有说明,否则以下条件适用: V_{IN} = 4.0V 至 40V

	参数	测试条件	最小 值	典型值	最大值	单位
电源电压(VIN	Ⅰ引脚)					
V _{IN}	工作输入电压		4		40	V
UVLO	欠压锁定阈值	上升阈值	3.5	3.7	3.9	V
		迟滞		285		mV
I _{SHDN}	关断电源电流	V_{EN} = 0V , T_{J} = 25°C , $4.0\text{V} \leqslant V_{\text{IN}} \leqslant 40\text{V}$		1.0	3.0	μ Α
IQ	静态工作电流(非开关状态)	V _{FB} = 1.0V , T _J = 25°C		40		μА
使能(EN 引牌	P)	·				
V _{EN_TH}	EN 阈值电压		1.05	1.20	1.38	V
I _{EN_PIN}	EN 引脚电流	使能阈值 +50mV		-4.6		^
		使能阈值 -50mV		-1.0		μA
I _{EN_HYS}	EN 迟滞电流			-3.6		μ Α
外部软启动						-
	Iss SS 引脚电流	T _J = 25°C		-3		μA
电源正常(PG	OOD 引脚)					
V _{PG_UV}	电源正常标志 - 欠压跳变阈值	电源正常(FB 电压百分比)		94%		
		电源不良(FB电压百分比)		92%		
V _{PG_OV}	电源正常标志 - 过压跳变阈值	电源不良(FB电压百分比)		109%		
		电源正常(FB 电压百分比)		107%		
V _{PG_HYS}	电源正常标志 - 恢复迟滞	FB 电压 %		2%		
I_{PG}	高电平输出下的 PGOOD 泄漏电流	V _{Pull-Up} = 5V		10	200	nA
V _{PG_LOW}	PGOOD 低电平输出电压	I _{Pull-Up} = 1mA		0.1		V
V _{IN_PG_MIN}	有效 PGOOD 输出所需的最小 VIN	I _{Pull-Up} = 100 μ A 时,V _{Pull-Up} < 5V		1.6	1.95	V
电压基准(FB	引脚)					
V _{FB}	反馈电压	T _J = 25°C	0.744	0.750	0.756	V
		T _J = -40°C 至 125°C	0.735	0.750	0.765	V
高侧 MOSFET		1	1			

Product Folder Links: LMR14050-Q1



5.5 电气特性 (续)

最大/最小限制适用于推荐的 -40°C 至 +125°C 工作结温范围 (T_J) (除非另外说明)。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 T_J = 25°C 条件下最有可能达到的参数标准,仅供参考。除非另有说明,否则以下条件适用: V_{IN} = 4.0V 至 40V

	参数	测试条件	最小 值	典型值	最大值	单位
R _{DS_ON}	导通电阻	V _{IN} = 12V		90	180	mΩ
高侧 MOSFET 电	充限制					
I _{LIMT}	电流限制	V _{IN} = 12V,T _J = -40°C 至 125°C,开环	5.8	7.9	10.9	Α
热性能						
T _{SHDN}	热关断阈值			170		°C
T _{HYS}	迟滞			12		

5.6 开关特性


在推荐的 -40°C 到 125°C 工作结温范围内测得(除非另外说明)

	参数	测试条件	最小值	典型 值	最大值	单位
f	开关频率	$R_T = 11.5k\Omega$	1758	1912	2066	kHz
f _{SW}	SYNC 模式下的开关频率范围		250		2300	KIIZ
F _{DITHER}	开关频率抖动	展频选项,围绕中心频率的频率抖动		±6%		
V _{SYNC_HI}	SYNC 时钟高电压阈值		1.7			V
V _{SYNC_LO}	SYNC 时钟低电压阈值				0.5	V
T _{SYNC_MIN}	最小 SYNC 输入脉冲宽度	在 500kHz 时测得,V _{SYNC_HI} > 3V, V _{SYNC_LO} < 0.3V		30		ns
T _{LOCK_IN}	PLL 锁定时间	在 500kHz 时测得		100		μs
T _{ON_MIN}	最短可控导通时间	V _{IN} = 12V , I _{Load} = 1A		75		ns
D _{MAX}	最大占空比	f _{SW} = 200kHz		97%		·

Product Folder Links: LMR14050-Q1

5.7 典型特性


除非另有说明,否则以下条件适用:V_{IN} = 12V,f_{SW} = 300kHz,L = 6.5µH,C_{OUT} = 47µF x 4,T_A = 25°C





5.7 典型特性 (续)

除非另有说明,否则以下条件适用: V_{IN} = 12V , f_{SW} = 300kHz , L = 6.5 μ H , C_{OUT} = 47 μ F x 4 , T_A = 25 $^{\circ}$ C



6 详细说明


6.1 概述

LMR14050-Q1 SIMPLE SWITCHER® 电源转换器稳压器是一款易于使用的直流/直流降压转换器,工作电源电压为 4.0V 至 40V。该器件集成了 90m Ω (典型值)高侧 MOSFET,能够以非常小的设计尺寸提供高达 5A 的直流负载电流,并具有出色的效率和热性能。在空载条件下(不进行开关),工作电流通常为 40 μ A。该器件禁用后,电源电流通常为 1μA。扩展系列可采用引脚对引脚兼容的封装,并提供 2A 和 3.5A 负载选项。

LMR14050-Q1 实现了恒定频率峰值电流模式控制,并在轻负载条件下以睡眠模式运行,从而实现高效率。该器件具有内部补偿功能,可节省设计时间并减少外部元件数量。开关频率可通过外部电阻 R_T 在 200kHz 至 2.5MHz 之间编程。LMR14050-Q1 还能够与 250kHz 至 2.3MHz 频率范围内的外部时钟同步,从而对该器件进行优化,以便在较高频率下适应小布板空间或在较低频率下实现高效电源转换。

为满足更全面的系统要求,该器件还包含其他功能,其中包括精密使能、可调节的软启动时间,以及由 BOOT 电容器充电电路实现的约 97% 占空比。这些功能为广泛的应用提供了一个灵活且易于使用的平台。保护特性包括过热关断、V_{OUT} 过压保护 (OVP)、V_{IN} 欠压锁定 (UVLO)、逐周期电流限制和具有频率折返功能的短路保护。

6.2 功能方框图



Product Folder Links: LMR14050-Q1

6.3 特性说明

6.3.1 固定频率峰值电流模式控制

LMR14050-Q1 的以下运行说明针对 # 6.2 和 图 6-1 中的波形。通过在受控导通时间内导通高侧 N-MOSFET,可调节 LMR14050-Q1 的输出电压。在高侧开关导通期间,SW 引脚电压摆动至约 V_{IN} ,电感器电流 i_L 以 (V_{IN} - V_{OUT}) / L 的线性斜率增加。当高侧开关关断时,电感器电流通过续流二极管以 $-V_{OUT}$ / L 的斜率放电。降压转换器的控制参数定义为占空比 $D = t_{ON}$ / T_{SW} ,其中 t_{ON} 是高侧开关导通时间, T_{SW} 是开关周期。稳压器控制环路通过调整占空比 D 来维持恒定的输出电压。在可忽略损耗的理想降压转换器中,D 与输出电压成正比,与输入电压成反比: $D = V_{OUT}/V_{IN}$ 。




图 6-1. 连续导通模式 (CCM) 下的 SW 节点和电感器电流波形

LMR14050-Q1 采用固定频率峰值电流模式控制。它使用电压反馈环路并基于失调电压通过调节峰值电流响应来获得精确的直流电压调节。通过检测高侧开关的峰值电感电流,并与峰值电流进行比较来控制高侧开关的导通时间。电压反馈环路具有内部补偿功能,可减少外部元件的数量,使设计变得简单,并可搭配几乎任何输出电容器组合实现稳定操作。正常负载条件下,稳压器以固定开关频率工作。在极轻负载条件下,LMR14050-Q1 以睡眠模式运行,从而保持高效率,并且开关频率会随着负载电流的减小而降低。

6.3.2 斜率补偿

LMR14050-Q1 为 MOSFET 开关电流检测信号添加了一个补偿斜坡,此斜率补偿可防止在占空比大于 50% 时发生次谐波振荡。高侧开关的峰值电流限制不受斜率补偿影响,在整个占空比范围内保持恒定。

6.3.3 睡眠模式

LMR14050-Q1 在睡眠模式下以轻负载电流运行,从而通过减少开关损耗和栅极驱动损耗来提高效率。如果输出电压处于稳压范围内,并且任一开关周期结束时的峰值开关电流低于 300mA 的电流阈值,则器件进入睡眠模式。睡眠模式电流阈值是与 400mV 标称内部 COMP 电压相对应的峰值开关电流电平。

处于睡眠模式时,内部 COMP 电压被钳位在 400mV,高侧 MOSFET 被抑制,并且器件仅消耗 40 μ A 输入静态电流(典型值)。由于器件不进行开关,因此输出电压开始衰减。电压控制环路通过增大内部 COMP 电压来响应输出电压的下降。当误差放大器将内部 COMP 电压提升至 400mV 以上时,高侧 MOSFET 会启用,并且开关将恢复。输出电压恢复到稳压值,内部 COMP 电压最终降至睡眠模式阈值以下,此时器件再次进入睡眠模式。

6.3.4 低压降操作和自举电压 (BOOT)

LMR14050-Q1 集成了自举电压稳压器。BOOT 引脚和 SW 引脚之间的小电容器为高侧 MOSFET 提供栅极驱动电压。当高侧 MOSFET 关断且外部低侧二极管导通时,BOOT 电容器充电。BOOT 电容的建议值是 0.1 μ F。TI 推荐使用电介质等级为 X7R 或 X5R、额定电压为 16V 或更高的陶瓷电容器,以在整个温度和电压范围内保证稳定的性能。

Copyright © 2025 Texas Instruments Incorporated

当从输入到输出具有低压差的条件下运行时,LMR14050-Q1 的高侧 MOSFET 以大约 97% 的占空比运行。当高侧 MOSFET 持续导通 5 或 6 个开关周期 (频率低于 1MHz 时为 5 或 6 个开关周期 , 而频率高于 1MHz 时为 10 或 11 个开关周期) ,并且从 BOOT 到 SW 的电压降至 3.2V 以下时,高侧 MOSFET 关断,且集成式低侧 MOSFET 将 SW 拉至低电平,从而为 BOOT 电容器充电。

由于 BOOT 电容器提供的栅极驱动电流很小,因此高侧 MOSFET 可以在许多开关周期内保持导通,然后 MOSFET 会关断以刷新该电容器。因此,开关稳压器的有效占空比可能很高,接近 97%。压降期间转换器的有效 占空比主要受功率 MOSFET 两端的压降、电感器电阻、低侧二极管电压和印刷电路板电阻的影响。

6.3.5 可调节输出电压

内部电压基准在工作温度范围内产生精确的 0.75V (典型值) 电压基准。输出电压通过输出电压和 FB 引脚间的电阻分压器进行设置。TI 建议使用容差为 1% 或更佳、温度系数为 100ppm 或更低的分压电阻。根据所需的分压器电流选择合适的低侧电阻 R_{FBB} ,并使用方程式 1 来计算高侧 R_{FBT} 。较大阻值的分压电阻器有利于在轻负载条件下提高效率。不过,如果值太大,稳压器更容易受到噪声的影响,并且 FB 输入电流产生的电压误差也很明显。对于大多数应用,TI 推荐的 R_{FBB} 范围为 10k Ω 至 100k Ω 。




图 6-2. 输出电压设置

$$R_{FBT} = \frac{V_{OUT} - 0.75}{0.75} \times R_{FBB} \tag{1}$$

6.3.6 使能和可调欠压锁定

当 VIN 引脚电压上升到 3.7V(典型值)以上且 EN 引脚电压超过 1.2V(典型值)的使能阈值时,将启用 LMR14050-Q1。当 VIN 引脚电压降至 3.42V(典型值)以下或 EN 引脚电压低于 1.2V 时,将禁用 LMR14050-Q1。EN 引脚有一个内部上拉电流源(通常 I_{EN} = 1μ A),这可以在 EN 引脚悬空时支持 LMR14050-Q1 的运行。

许多应用都受益于采用使能分压器 R_{ENT} 和 R_{ENB} (在图 6-1 中)来为转换器建立精密的系统 UVLO 电平。系统 UVLO 可用于由市电和电池供电运行的电源。系统 UVLO 可用于实现时序控制,从而确保可靠运行或供电保护 (例如电池)。此外,还可使用外部逻辑信号驱动 EN 输入来实现系统时序控制和保护。

当 EN 端子电压超过 1.2V 时,EN 端子会提供额外的迟滞电流(通常 I_{HYS} = 3.6 μ A)。当 EN 端子被拉至 1.2V 以下时, I_{HYS} 电流将消失。这一额外的电流有助于实现可调输入电压 UVLO 迟滞。使用 方程式 2 和 方程式 3

Product Folder Links: LMR14050-Q1

使用 方程式 3 来计算 R_{ENT} 和 R_{ENB},从而获得所需的 UVLO 迟滞电压。






图 6-3. 由使能分压器实施的系统 UVLO

$$R_{ENT} = \frac{V_{START} - V_{STOP}}{I_{HYS}}$$
 (2)

$$R_{ENB} = \frac{V_{EN}}{\frac{V_{START} - V_{EN}}{R_{ENT}} + I_{EN}}$$
(3)

其中, V_{START} 是启用 LMR14050-Q1 所需的电压阈值, V_{STOP} 是禁用器件所需的电压阈值。

6.3.7 外部软启动

LMR14050-Q1 具有软启动引脚,用于提供可编程输出斜升时间。软启动功能用于防止首次加电时浪涌电流对 LMR14050-Q1 及其负载的影响。可以通过在 SS 引脚与 GND 之间连接外部电容器 C_{SS} 来对软启动时间进行编程。使用一个内部电流源(通常为 I_{SS} = 3 μ A) 为 C_{SS} 充电,并生成从 0V 到 V_{REF} 的斜坡。可通过 方程式 4 计算软启动时间:

$$t_{SS}(ms) = \frac{C_{SS}(nF) \times V_{REF}(V)}{I_{SS}(\mu A)}$$
(4)

对于采用 WSON 封装的 LMR14050-Q1, Css 的最大值为 4.7nF

当器件被禁用或处于热关断时,软启动会复位。

6.3.8 开关频率和同步 (RT/SYNC)

可通过电阻器 RT 从 RT/SYNC 引脚和 GND 引脚对 LMR14050-Q1 的开关频率进行编程。RT/SYNC 引脚不能悬空或短接至地。对于给定的开关频率,要确定时序电阻,请使用方程式 5 或图 6-4 中的曲线。表 6-1 给出了在给定 f_{SW} 下的 R_T 典型值。

$$R_{T}(k\Omega) = 42904 \times f_{SW}(kHz)^{-1.088}$$
 (5)

Product Folder Links: LMR14050-Q1




图 6-4. R_T 与频率曲线间的关系

表 6-1. 典型频率设置 R_T 电阻

f _{SW} (kHz)	$R_T\left(k\Omega\right)$
200	133
350	73.2
500	49.9
750	32.4
1000	23.2
1500	15.0
1912	11.5
2200	9.76

LMR14050-Q1 开关操作也可以同步至频率为 250kHz 至 2.3MHz 的外部时钟。通过图 6-5 中所示的任一电路网络,将方波连接至 RT/SYNC 引脚。内部振荡器由外部时钟的下降沿同步。对于外部时钟的建议包括:高电平不低于 1.7V,低电平不高于 0.5V,以及脉冲宽度大于 30ns。在使用低阻抗信号源时,频率设置电阻器 R_T 与交流耦合电容器 C_{COUP} 并联,然后连接至端接电阻器 R_{TERM} (即 50 Ω)。两个串联电阻器在信号源关闭时提供默认的频率设置电阻。对于 C_{COUP} ,可以使用 10pF 的陶瓷电容器。图 6-6、图 6-7 和图 6-8 展示了与外部系统时钟同步的器件。





图 6-5. 与外部时钟同步





对于展频选项,如果器件与外部时钟同步,则禁用内部频率抖动。

方程式 6 可以计算由最短可控导通时间和输入至输出降压比设置的最大开关频率限制。将开关频率设置为高于该值会导致稳压器跳过开关脉冲,以实现最大输入电压条件下所需的低占空比。

$$f_{SW(max)} = \frac{1}{t_{ON}} \times \left(\frac{I_{OUT} \times R_{IND} + V_{OUT} + V_{D}}{V_{IN_MAX} - I_{OUT} \times R_{DS_ON} + V_{D}} \right)$$
(6)

其中

- I_{OUT} = 输出电流
- R_{IND} = 电感器串联电阻
- V_{IN MAX} = 最大输入电压
- V_{OUT} = 输出电压
- V_D = 二极管压降
- R_{DS ON} = 高侧 MOSFET 开关导通电阻
- t_{ON} = 最短导通时间

6.3.9 电源正常 (PGOOD)

采用 WSON-10 封装的 LMR14020-Q1 会在 PGOOD 引脚上显示内置电源正常标志,以指示输出电压是否在处于稳压电平范围内。PGOOD 信号可用于多个电源轨的启动时序控制或故障保护。PGOOD 引脚是开漏输出,需要一个上拉电阻器来上拉至合适的直流电压。PGOOD 引脚上的电压绝不能超过 7V。如果电位较高,可使用一对电阻分压器进行分压。典型的上拉电阻值范围为 $10k\Omega$ 至 $100k\Omega$ 。

Product Folder Links: LMR14050-Q1

请参阅 图 6-9。当 FB 电压处于电源正常范围内(通常比内部基准 V_{REF} 高 7% 或低 6%)时,PGOOD 开关会关闭,并且 PGOOD 电压会上拉至由上拉电阻器或分压器定义的电压电平。当 FB 电压超出容差范围(通常比 V_{REF} 高 9% 或低 8%)时,PGOOD 开关会打开,并且 PGOOD 引脚电压会被拉至低电平以指示电源不良。




图 6-9. 电源正常标志

6.3.10 过流和短路保护

LMR14050-Q1 通过针对高侧 MOSFET 峰值电流的逐周期电流限制在过流情况下受到保护。高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现。每个开关周期内,高侧开关电流会与误差放大器 (EA) 减去斜坡补偿的输出进行比较。有关详细信息,请参阅功能方框图。高侧开关的峰值电流由恒定的最大钳位峰值电流阈值限制,因此,高侧开关的峰值电流限制不受斜率补偿影响,在整个占空比范围内保持恒定。

LMR14050-Q1 还实现了频率折返,以便在严重过流或短路情况下保护转换器。随着 FB 引脚电压降至 V_{REF} 的 75%、50% 和 25%,振荡器频率会进行 2、4 和 8 分频。频率折返通过增加开关周期来延长关断时间,以便为电感器电流下降提供更多时间,并降低平均电感器电流。较低的频率还意味着较低的开关损耗。频率折返可降低功耗,并防止器件过热和出现潜在损坏。

6.3.11 过压保护

LMR14050-Q1 采用输出过压保护 (OVP) 电路,当器件在具有低输出电容的设计中从输出故障条件或强空载瞬态条件恢复时,可以尽可能削弱电压过冲。OVP 功能可在 FB 电压达到 OVP 上升阈值时立即关断高侧开关,从而尽可能地削弱输出过冲,其中 OVP 上升阈值为内部电压基准 V_{REF} 标称值的 109%。当 FB 电压降至 OVP 下降阈值 (即 V_{REF} 标称值的 107%)以下时,高侧 MOSFET 恢复正常运行。

6.3.12 热关断

当结温超过 170°C(典型值)时,LMR14050-Q1 触发内部热关断电路来保护器件。当热关断激活时,高侧 MOSFET 会停止开关。在内核温度降至 158°C(典型值)以下后,器件将重新启动由内部软启动电路控制的上电序列。



6.4 器件功能模式

6.4.1 关断模式

EN 引脚为 LMR14050-Q1 提供电气开/关控制功能。当 V_{EN} 低于 1.0V 时,器件处于关断模式。开关稳压器将关闭,静态电流通常会降至 1.0 μ A。LMR14050-Q1 还采用欠压锁定保护。如果 V_{IN} 电压低于 UVLO 电平,稳压器将关闭。

6.4.2 工作模式

当 V_{EN} 高于精密使能阈值且 V_{IN} 高于其 UVLO 电平时,LMR14050-Q1 将处于活动模式。启用 LMR14050-Q1 的最简单方式是将 EN 引脚连接至 VIN 引脚。当输入电压处于以下工作范围内时,此操作可实现自启动:4.0V 至 40V。有关设置这些工作电平的详细信息,请参阅 $\red{\pi}$ 6.3.6。

在工作模式下,根据负载电流的不同,LMR14050-Q1将采取以下三种模式之一:

- 1. 连续导通模式 (CCM): 开关频率固定, 负载电流大于峰峰值电感电流纹波的一半。
- 2. 非连续导通模式 (DCM): 开关频率固定, CCM 运行下负载电流小于峰峰值电感电流纹波一半。
- 3. 睡眠模式:在极轻负载条件下,内部 COMP 电压降至 400mV。

6.4.3 CCM 模式

当负载电流大于电感电流峰峰值的一半时,LMR14050-Q1 将采用 CCM 模式运行。在 CCM 模式下,运行频率固定,输出电压纹波最小,LMR14050-Q1 可提供 5A 的最大输出电流。

6.4.4 轻负载运行

当 CCM 模式的负载电流低于电感电流峰峰值的一半时, LMR14050-Q1 以 DCM 模式运行。电流负载更小时, 会触发睡眠模式, 从而通过减少开关和栅极驱动损耗来保持高效率运行。

Product Folder Links: LMR14050-Q1

Copyright © 2025 Texas Instruments Incorporated

7应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围, TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计,以确保系统功能。

7.1 应用信息

LMR14050-Q1 是一款降压型直流/直流稳压器。LMR14050-Q1 通常用于将较高的直流电压转换为较低的直流电压,最大输出电流为 5A。以下设计过程可用于为 LMR14050-Q1 选择元件。本部分简要讨论了设计过程。

7.2 典型应用

LMR14050-Q1 只需很少的外部元件,即可将宽范围的电源电压转换为固定输出电压。基于 SO-8 封装的 LMR14050-Q1 的 5V/5A 应用电路原理图如 图 7-1 所示。外部元件不仅需要满足应用需求,还需要满足器件控制 环路的稳定性条件。




图 7-1. 应用电路, 5V 输出

7.2.1 设计要求

本示例详细介绍了使用陶瓷输出电容的高频开关稳压器设计过程。在开始该设计过程之前,必须先了解一些参数。这些参数通常在系统层面确定:

 输入电压 V_{IN}
 7V 至 36V,典型值为 12V

 输出电压 V_{OUT}
 5.0V

 最大输出电流 I_{O_MAX}
 5A

 瞬态响应 (0.5 A 到 5 A)
 5%

 输出电压绞波
 50mV

表 7-1. 设计参数

Copyright © 2025 Texas Instruments Incorporated

输入电压纹波

开关频率 f_{SW} 软启动时间

提交文档反馈

400mV

300kHz

5ms

7.2.2 详细设计过程

7.2.2.1 输出电压设定点

LMR14050-Q1 的输出电压通过一个电阻分压器网络从外部调节。分压器网络由上反馈电阻 R_{FBT} 和下反馈电阻 R_{FBB} 组成。可使用方程式 7 来确定输出电压:

$$R_{FBT} = \frac{V_{OUT} - 0.75}{0.75} \times R_{FBB} \tag{7}$$

将 R_{FBT} 值选定为 100k Ω 。当预期的输出电压设置为 5V 并且 V_{FB} = 0.75V 时,R_{FBB} 的值可通过方程式 7 计算得出。通过该公式可得出该值为 17.65 k Ω 。为 R_{FBB} 选择最接近的可用值 17.8k Ω 。

7.2.2.2 开关频率

对于所需的频率,可以使用方程式8来计算所需的R_T值。

$$R_{T}(k\Omega) = 42904 \times f_{SW}(kHz)^{-1.088}$$
 (8)

对于 300kHz, 计算得出的 R_T 为 86.57k Ω , 因此可以使用标准值 86.6k Ω 将开关频率设置为 300kHz。

7.2.2.3 输出电感器选型

电感器最关键的参数是电感、饱和电流和 RMS 电流。电感值由预期的纹波电流峰峰值 Δi_L 确定。纹波电流随着输入电压的增加而增加,因此始终使用最大输入电压来计算最小电感 L_{MIN} 。可使用方程式 10 来计算输出电感的最小值。 K_{IND} 是一个系数,表示电感器纹波电流值与最大输出电流之比。 K_{IND} 的合理值必须处于 20% 至 40% 的范围之内。在瞬时短路或过流操作事件期间,RMS 和峰值电感器电流会很高。电感器电流额定值必须高于电流限值。

$$\Delta i_{L} = \frac{V_{OUT} \times (V_{IN_MAX} - V_{OUT})}{V_{IN_MAX} \times L \times f_{SW}}$$
(9)

$$L_{MIN} = \frac{V_{IN_MAX} - V_{OUT}}{I_{OUT} \times K_{IND}} \times \frac{V_{OUT}}{V_{IN_MAX} \times f_{SW}}$$
(10)

一般来说,开关电源中应选择较低的电感,因为选择较低的电感通常可以提高瞬态响应速度、选用更小 DCR 和更小尺寸的电感器,从而实现更紧凑的设计。但是电感值太小会使电感器电流纹波过大,可能导致在满载时误触发过流保护。由于电感值太小会使 RMS 电流稍高,因此这也会产生更多的传导损耗。在同一个输出电容中,更大的电感电流纹波同样意味着更大的输出电压纹波。峰值电流控制模式下,TI 不建议使用过小的电感电流波纹。较大的峰值电流纹波提高了比较器信噪比。

在此设计示例中,选择 K_{IND} = 0.4,计算出的最小电感值为 7.17μH,因此选择最接近的标准值:8.2μH。可使用 RMS 电流为 6A 且饱和电流为 9A 的标准 8.2μH 铁氧体电感。

7.2.2.4 输出电容器选型

必须谨慎选择输出电容器 C_{OUT},因为它直接影响稳态输出电压纹波、环路稳定性以及负载电流瞬态期间的电压过冲/下冲。

输出电压纹波基本上由两部分组成。一部分由电感电流纹波经过输出电容的等效串联电阻 (ESR) 造成:

$$\Delta V_{OUT_ESR} = \Delta i_{L} \times ESR = K_{IND} \times I_{OUT} \times ESR$$
(11)

另一部分是由电感电流纹波对输出电容充放电造成的:



$$\Delta V_{OUT_C} = \frac{\Delta i_L}{8 \times f_{SW} \times C_{OUT}} = \frac{K_{IND} \times I_{OUT}}{8 \times f_{SW} \times C_{OUT}}$$
(12)

电压纹波中的两个分量不是同相的,因此实际峰值间纹波小于两个峰值之和。

输出电容通常受到瞬态性能参数的限制,特别是系统要求在快速变化的大电流阶跃下保持电压稳定。当负载快速大幅增加时,输出电容器在电感器电流上升到适当的水平之前为其提供需要的电荷。稳压器控制环路通常需要三个或更多的时钟周期,对输出电压的下降进行响应。输出电容必须足够大,才能提供三个时钟周期的电流差,从而将输出电压保持在指定范围内。方程式 13 展示了指定输出电压下冲所需的最小输出电容。当负载突然大幅下降时,输出电容器会吸收存储在电感器中的能量。环流二极管无法灌入电流,因此存储在电感器中的能量会导致输出电压过冲。方程式 14 计算了将电压过冲保持在一个特定的范围所需要的最小电容值。

$$C_{OUT} > \frac{3 \times (I_{OH} - I_{OL})}{f_{SW} \times V_{US}}$$
(13)

$$C_{OUT} > \frac{I_{OH}^2 - I_{OL}^2}{(V_{OUT} + V_{OS})^2 - V_{OUT}^2} \times L$$
(14)

其中

- K_{IND} = 电感纹波电流的纹波系数 (△ i_L / I_{OUT})
- I_{OL} = 负载瞬态过程中的低电平输出电流
- I_{OH} = 负载瞬态过程中的高电平输出电流
- V_{US} = 目标输出电压下冲
- Vos = 目标输出电压过冲

此设计示例中,目标输出纹波是 50mV。假设 Δ V_{OUT_ESR} = Δ V_{OUT_C} = 50mV,并选择 K_{IND} = 0.4。通过方程式 11 可得出 ESR 不大于 25mΩ,通过 方程式 12 可得出 C_{OUT} 不小于 33.3 μ F。为达到此设计的目标过冲/下冲范围,V_{US} = V_{OS} = 5% × V_{OUT} = 250mV。可分别通过 方程式 13 和 方程式 14 计算出 C_{OUT} 不小于 180 μ F 和 79.2 μ F。综上所述,输出电容器的最严格标准是 180 μ F。可以并联使用四个 47 μ F、16V、X7R 且 ESR 为 5m Ω 的陶瓷电容器。

7.2.2.5 肖特基二极管选型

二极管的击穿电压额定值最好比最大输入电压高 25%。二极管的电流额定值必须等于最大输出电流,才能在大多数应用中实现更高的可靠性。在输入电压远高于输出电压的情况下,平均二极管电流较低。在这种情况下,可以使用平均电流额定值较低 (约为 (1-D) × I_{OUT})的二极管。但是,峰值电流额定值必须高于最大负载电流。使用电流额定值为 5A 至 7A 的二极管是一个很好的起点。

7.2.2.6 输入电容器选型

根据应用的不同,LMR14050-Q1 器件需要高频输入去耦电容和大容量输入电容。高频去耦电容的一般推荐容值为 4.7 μ F 到 10 μ F。建议使用有足够额定电压的 X5R 或 X7R 类高品质陶瓷电容。为补偿陶瓷电容的容值下降,通常建议使用额定电压为最大输入电压两倍的电容器。此外,LMR14050-Q1 电路距离输入电压源约 5cm 以外时需要一些大容量电容。该电容用于衰减由线缆和走线的引线电感引起的电压尖峰。该设计中使用了 2 个 2.2 μ F、 X7R 类型且额定电压为 100V 的陶瓷电容。使用 0.1 μ F 进行高频滤波,并尽可能将其靠近器件引脚放置。

7.2.2.7 自举电容器选型

每个 LMR14050-Q1 设计都需要一个自举电容器 (C_{BOOT})。推荐使用额定电压为 16V 或更高的 $0.1\,\mu$ F 电容。自举电容器放在 SW 引脚和 BOOT 引脚之间。为了达到更好的温度稳定性,该自举电容器必须是 X7R 或 X5R 级电介质的高品质陶瓷电容器。

Copyright © 2025 Texas Instruments Incorporated

提交文档反馈

19



7.2.2.8 软启动电容器选型

可根据方程式 15 计算软启动电容值:

$$C_{SS}(nF) = \frac{t_{SS}(ms) \times I_{SS}(\mu A)}{V_{REF}(V)}$$
(15)

其中

- Css = 软启动电容值
- I_{SS} = 软启动充电电流 (3 µ A)
- t_{SS} = 所需的软启动时间

当所需软启动时间为 5ms 且软启动充电电流为 $3.0\,\mu$ A 时,通过 方程式 15 得出软启动电容值为 20nF,因此使用标准的 22nF 陶瓷电容器。


Product Folder Links: LMR14050-Q1

如果设计采用 WSON 封装的 LMR14050-Q1,则 C_{SS} 的最大值为 4.7 nF。




7.2.3 应用曲线

除非另有说明,否则以下条件适用: V_{IN} = 12V , f_{SW} = 300kHz , L = 6.5 μH , C_{OUT} = 47 μF x 4 , T_A = 25 $^{\circ}C$







7.3 电源相关建议

LMR14050-Q1 可在 4V 到 40V 的输入电源电压范围内运行。此输入电源必须能承受最大输入电流并保持稳定的电压值。输入电源轨的电阻必须足够低,以使输入电流瞬态不会在 LMR14050-Q1 电源电压上造成足够高的压降,从而避免导致错误的 UVLO 故障触发和系统复位。如果输入电源距离 LMR14050-Q1 几英寸以上,那么除了陶瓷输入电容器之外,还可能需要额外的大容量电容。大容量电容的容值并不关键,但一般选择 47 μ F 或 100 μ F 的电解电容。

7.4 布局

7.4.1 布局指南

好的布局是衡量电源设计的一个重要部分。用户可根据下面的指南设计一个 PCB,实现出色的功率转换和热性能,并更大限度地减小不必要的 EMI。

- 1. 反馈网络(电阻 R_{FBT} 和 R_{FBB})必须靠近 FB 引脚。V_{OUT} 检测路径远离噪声节点,最好从屏蔽层另一面的一层中经过。
- 2. 输入旁路电容 C_{IN} 必须尽可能靠近 VIN 引脚和接地端放置。输入电容和输出电容的接地都必须包含连接到 GND 引脚和焊盘的局部顶部平面。
- 3. 电感器 L 必须靠近 SW 引脚放置,以减少磁噪声和静电噪声。
- 4. 输出电容 C_{OUT} 必须靠近 L 和二极管 D 的连接处放置。L、D 和 C_{OUT} 布线必须尽可能短,用于减少传导噪声和辐射噪声并提高整体效率。
- 5. 二极管、 C_{IN} 和 C_{OUT} 的接地连接必须尽可能小,并仅在一处(最好在 C_{OUT} 接地点)连接到系统接地平面,从而尽可能减少系统接地层中的传导噪声。
- 6. 有关开关电源布局注意事项的更多详细信息,请参阅 SNVA021 应用手册 AN-1149

7.4.2 布局示例




图 7-10. 布局



8 器件和文档支持

8.1 器件支持

8.1.1 第三方产品免责声明

TI 发布的与第三方产品或服务有关的信息,不能构成与此类产品或服务或保修的适用性有关的认可,不能构成此类产品或服务单独或与任何 TI 产品或服务一起的表示或认可。

8.2 文档支持

8.2.1 相关文档

请参阅以下相关文档:

德州仪器 (TI), AN-1149 开关电源布局指南应用手册

8.2.2 相关产品

器件型号	V _{in} (V)	I _{OUT} (A)	说明
LMR14020-Q1	4.0 - 40	2	非同步降压转换器,I _Q = 40μA,睡眠模式,展频,SO-8 或 WSON-10 封
LMR14030-Q1	4.0 - 40	3.5	装

8.3 接收文档更新通知

要接收文档更新通知,请导航至 ti.com 上的器件产品文件夹。点击*通知* 进行注册,即可每周接收产品信息更改摘要。有关更改的详细信息,请查看任何已修订文档中包含的修订历史记录。

8.4 支持资源

TI E2E™中文支持论坛是工程师的重要参考资料,可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题,获得所需的快速设计帮助。

链接的内容由各个贡献者"按原样"提供。这些内容并不构成 TI 技术规范,并且不一定反映 TI 的观点;请参阅 TI 的使用条款。

8.5 商标

PowerPAD™ and TI E2E™ are trademarks of Texas Instruments.

SIMPLE SWITCHER® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

8.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序,可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级,大至整个器件故障。精密的集成电路可能更容易受到损坏,这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

8.7 术语表

TI术语表本术语表列出并解释了术语、首字母缩略词和定义。

Copyright © 2025 Texas Instruments Incorporated Product Folder Links: *LMR14050-Q1*



9 修订历史记录

Changes from Revision A (February 2016) to Revision B (December 2024)	Page
• 更新了整个文档中的表格、图和交叉参考的编号格式	1
• 更新了文档标题	1
• 通篇在 SIMPLE SWITCHER 商标后添加了经批准的名词	1
• 将 DDA 封装中 BOOT 至 SW 的最大额定电压从 6.5V 更改为 5.5V, 并将 FB 至 GND 的最大	大额定电压从 7V
更改为 5.5V	
• 更改了 DDA 封装的热指标:将 R $_{\theta}$ JA 从 42.5 更改为 43.2,将 $_{\Psi}$ JT 从 9.9 更改为 5.2,将 $_{\Psi}$	JB 从 25.4 更改为
16.4,将 R θ JC(top) 从 56.1 更改为 52.1,将 R θ JC(bot) 从 3.8 更改为 7.8,将 R θ JB 从 25.5 및	更改为 16.4 <mark>5</mark>
• 删除了参数 R _{DS_ON} 的测试条件 "BOOT 至 SW = 5.8V"	5
• 删除了参数 T _{ON_MIN} 的测试条件 "BOOT 至 SW = 5.8V"	6
Changes from Revision * (November 2015) to Revision A (February 2016)	Page
• 为 WSON 封装添加了新的列	3
• 添加了一个新章节,用于介绍 PGOOD	5
• 添加了 PGOOD 部分	14

Product Folder Links: LMR14050-Q1



10 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更,恕不另行通知,且不会对此文档进行修订。有关此数据表的浏览器版本,请查阅左侧的导航栏。

www.ti.com 2-May-2025

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking (6)
LMR14050QDPRRQ1	Active	Production	WSON (DPR) 10	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LMR 14050Q
LMR14050QDPRTQ1	Active	Production	WSON (DPR) 10	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LMR 14050Q
LMR14050SQDDAQ1	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	14050Q
LMR14050SQDDARQ1	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	14050Q
LMR14050SQDPRRQ1	Active	Production	WSON (DPR) 10	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LMR 1405SQ
LMR14050SQDPRTQ1	Active	Production	WSON (DPR) 10	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LMR 1405SQ
LMR14050SSQDDAQ1	Active	Production	SO PowerPAD (DDA) 8	75 TUBE	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	1405SQ
LMR14050SSQDDARQ1	Active	Production	SO PowerPAD (DDA) 8	2500 LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	1405SQ

⁽¹⁾ Status: For more details on status, see our product life cycle.

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No. RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

PACKAGE OPTION ADDENDUM

www.ti.com 2-May-2025

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF LMR14050-Q1:

Catalog : LMR14050


NOTE: Qualified Version Definitions:


Catalog - TI's standard catalog product



www.ti.com 26-Dec-2024


TAPE AND REEL INFORMATION





A0	Dimension designed to accommodate the component width
В0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing		SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LMR14050QDPRRQ1	WSON	DPR	10	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
LMR14050QDPRTQ1	WSON	DPR	10	250	180.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
LMR14050SQDDARQ1	SO PowerPAD	DDA	8	2500	330.0	12.8	6.4	5.2	2.1	8.0	12.0	Q1
LMR14050SQDPRRQ1	WSON	DPR	10	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
LMR14050SQDPRTQ1	WSON	DPR	10	250	180.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2
LMR14050SSQDDARQ1	SO PowerPAD	DDA	8	2500	330.0	12.8	6.4	5.2	2.1	8.0	12.0	Q1



www.ti.com 26-Dec-2024




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LMR14050QDPRRQ1	WSON	DPR	10	3000	346.0	346.0	33.0
LMR14050QDPRTQ1	WSON	DPR	10	250	210.0	185.0	35.0
LMR14050SQDDARQ1	SO PowerPAD	DDA	8	2500	366.0	364.0	50.0
LMR14050SQDPRRQ1	WSON	DPR	10	3000	346.0	346.0	33.0
LMR14050SQDPRTQ1	WSON	DPR	10	250	210.0	185.0	35.0
LMR14050SSQDDARQ1	SO PowerPAD	DDA	8	2500	366.0	364.0	50.0

PACKAGE MATERIALS INFORMATION

www.ti.com 26-Dec-2024

TUBE




*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
LMR14050SQDDAQ1	DDA	HSOIC	8	75	517	7.87	635	4.25
LMR14050SSQDDAQ1	DDA	HSOIC	8	75	517	7.87	635	4.25



PLASTIC SMALL OUTLINE - NO LEAD



NOTES:


- 1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.

 2. This drawing is subject to change without notice.

 3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



PLASTIC SMALL OUTLINE - NO LEAD




NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).



PLASTIC SMALL OUTLINE - NO LEAD




NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



DDA (R-PDSO-G8)

PowerPAD ™ PLASTIC SMALL-OUTLINE



NOTES: A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5-1994.

- B. This drawing is subject to change without notice.
- C. Body dimensions do not include mold flash or protrusion not to exceed 0,15.
- D. This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 for information regarding recommended board layout. This document is available at www.ti.com http://www.ti.com.
- E. See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
- F. This package complies to JEDEC MS-012 variation BA

PowerPAD is a trademark of Texas Instruments.



DDA (R-PDSO-G8)


PowerPAD™ PLASTIC SMALL OUTLINE

THERMAL INFORMATION

This PowerPAD package incorporates an exposed thermal pad that is designed to be attached to a printed circuit board (PCB). The thermal pad must be soldered directly to the PCB. After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For additional information on the PowerPAD package and how to take advantage of its heat dissipating abilities, refer to Technical Brief, PowerPAD Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 and Application Brief, PowerPAD Made Easy, Texas Instruments Literature No. SLMA004. Both documents are available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.



Exposed Thermal Pad Dimensions


4206322-6/L 05/12

NOTE: A. All linear dimensions are in millimeters



DDA (R-PDSO-G8)

PowerPAD™ PLASTIC SMALL OUTLINE



NOTES:

- A. All linear dimensions are in millimeters.
- B. This drawing is subject to change without notice.
- C. Publication IPC-7351 is recommended for alternate designs.
- D. This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002, SLMA004, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com http://www.ti.com. Publication IPC-7351 is recommended for alternate designs.
- E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil recommendations.
- F. Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

PowerPAD is a trademark of Texas Instruments.



重要通知和免责声明

TI"按原样"提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。 严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务,TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 版权所有 © 2025,德州仪器 (TI) 公司