

# 具有集成电流检测和调节功能的 **DRV8876 H** 桥电机驱动器

## 1 特性

- N 沟道 H 桥电机驱动器
  - 可驱动一个双向刷式直流电机
  - 两个单向刷式直流电机
  - 其他电阻和电感负载
- 4.5V 至 37V 工作电压范围
- 高输出电流能力
  - DRV8876: 3.5A 峰值
- 集成电流检测和调节
- 比例电流输出 (IPROPI)
- 可选电流调节 (IMODE)
  - 逐周期或固定关断时间
- 可选输入控制模式 (PMODE)
  - PH/EN 和 PWM H 桥控制模式
  - 独立半桥控制模式
- 支持 1.8V、3.3V 和 5V 逻辑输入
- 超低功耗休眠模式
  - 在  $V_{VM} = 24V$ 、 $T_J = 25^\circ C$  时, 小于  $1\mu A$
- 适用于低电磁干扰 (EMI) 的扩频时钟
- 集成式保护 特性
  - 欠压锁定 (UVLO)
  - 电荷泵欠压 (CPUV)
  - 过流保护 (OCP)
  - 热关断 (TSD)
  - 自动故障恢复
  - 故障指示器引脚 (nFAULT)

## 2 应用

- 刷式直流电机
- 主要和小型家用电器
- 扫地机器人、类人机器人和玩具机器人
- 打印机和扫描仪
- 智能仪表
- ATM、点钞机和 EPOS
- 伺服电机和传动器

## 3 说明

DRV887x 器件系列是灵活的电机驱动器, 适用于各种终端方案。这些器件集成了 N 沟道 H 桥、电荷泵稳压器、电流检测和调节、电流比例输出以及保护电路。通过支持高侧和低侧 N 沟道 MOSFET 和 100% 占空比支持, 电荷泵可提升效率。该器件系列具有引脚对引脚、可扩展  $R_{DS(on)}$  选项, 只需对设计进行极小改动即可支持不同负载。

在启动期间和高负载事件中, 集成电流检测可实现通过驱动器调节电机电流。利用可调外部电压基准, 可设置电流限制。此外, 这些器件还提供与电机负载电流成正比的输出电流。这种特性可用于检测负载条件下的电机堵转或变化。集成电流检测采用内部电流镜架构, 无需大功率并联电阻器, 可以节省电路板面积并降低系统成本。


提供低功耗休眠模式, 可通过关断大部分内部电路实现超低静态电流消耗。提供内部保护特性 用于电源欠压锁定 (UVLO)、电荷泵欠压 (CPUV)、输出过流 (OCP) 和器件过热 (TSD)。故障状态显示在 nFAULT 上。

### 器件信息 (1)

器件型号	封装	封装尺寸 (标称值)
DRV8876	HTSSOP (16)	5.00mm × 4.40mm
DRV8876	VQFN (16)	3.00mm × 3.00mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。

### 简化原理图



## 目录

<b>1</b>	<b>特性</b>	<b>1</b>	<b>8</b>	<b>应用和实现</b>	<b>18</b>
<b>2</b>	<b>应用</b>	<b>1</b>	<b>8.1</b>	<b>应用信息</b>	<b>18</b>
<b>3</b>	<b>说明</b>	<b>1</b>	<b>8.2</b>	<b>典型应用</b>	<b>18</b>
<b>4</b>	<b>修订历史记录</b>	<b>2</b>	<b>9</b>	<b>电源建议</b>	<b>27</b>
<b>5</b>	<b>引脚配置和功能</b>	<b>3</b>	<b>9.1</b>	<b>大容量电容</b>	<b>27</b>
<b>6</b>	<b>规格</b>	<b>4</b>	<b>10</b>	<b>布局</b>	<b>28</b>
6.1	绝对最大额定值	4	10.1	布局指南	28
6.2	ESD 额定值 - 通信	4	10.2	布局示例	28
6.3	建议运行条件	4	<b>11</b>	<b>器件和文档支持</b>	<b>30</b>
6.4	热性能信息	5	11.1	文档支持	30
6.5	电气特性	5	11.2	接收文档更新通知	30
6.6	典型特性	7	11.3	社区资源	30
<b>7</b>	<b>详细说明</b>	<b>9</b>	11.4	商标	30
7.1	概述	9	11.5	静电放电警告	30
7.2	功能方框图	9	11.6	Glossary	30
7.3	功能说明	10	<b>12</b>	<b>机械、封装和可订购信息</b>	<b>31</b>
7.4	器件功能模式	16			


---

**4 修订历史记录**


	<b>Changes from Original (October 2018) to Revision A</b>	<b>Page</b>
• 已更改	将器件状态更改为“生产数据”	1

## 5 引脚配置和功能

**DRV8876 RGT 封装**  
带有外露散热焊盘的 16 引脚 VQFN 封装  
俯视图



**DRV8876 PWP 封装**  
带有外露散热焊盘的 16 引脚 HTSSOP 封装  
俯视图



### 引脚功能

引脚			类型 <sup>(1)</sup>	说明
名称	RGT	PWP		
CPH	11	13	PWR	电荷泵开关节点。从 CPH 到 CPL 引脚之间连接一个 X5R 或 X7R、22nF、额定电压为 VM 的陶瓷电容器。
CPL	12	14	PWR	
EN/IN1	15	1	I	H 桥控制输入。请参阅 <a href="#">控制模式</a> 。内部下拉电阻。
GND	13	15	PWR	器件接地。连接到系统接地。
IMODE	5	7	I	电流调节和过流保护模式。请参阅 <a href="#">电流调节</a> 。四电平输入。
IPROPI	4	6	O	模拟电流输出与负载电流成正比。请参阅 <a href="#">电流检测</a> 。
nFAULT	2	4	OD	故障指示灯输出。在故障状况期间下拉为低电平。连接一个外部上拉电阻器以执行开漏操作。请参阅 <a href="#">保护电路</a> 。
nSLEEP	1	3	I	睡眠模式输入。逻辑高电平用于启用器件。逻辑低电平用于进入低功耗睡眠模式。请参阅 <a href="#">器件功能模式</a> 。内部下拉电阻。
OUT1	6	8	O	H 桥输出。连接到电机或其他负载。
OUT2	8	10	O	H 桥输出。连接到电机或其他负载。
PGND	7	9	PWR	器件电源接地。连接到系统接地。
PH/IN2	16	2	I	H 桥控制输入。请参阅 <a href="#">控制模式</a> 。内部下拉电阻。
PMODE	14	16	I	H 桥控制输入模式。请参阅 <a href="#">控制模式</a> 。三电平输入。
VCP	10	12	PWR	电荷泵输出。从 VCP 到 VM 引脚之间连接一个 X5R 或 X7R、100nF、16V 的陶瓷电容器。
VM	9	11	PWR	4.5V 至 37V 电源输入。连接一个 0.1μF 旁路电容器至接地，并连接一个足够大且额定电压为 VM 的 <a href="#">大容量电容</a> 。
VREF	3	5	I	外部基准电压输入至所设置的内部电流调节极限。请参阅 <a href="#">电流调节</a> 。
PAD	—	—	—	散热焊盘。连接到系统接地。

(1) PWR = 电源, I = 输入, O = 输出, NC = 无连接, OD = 开漏

## 6 规格

### 6.1 绝对最大额定值

在工作温度范围内 (除非另有说明) <sup>(1)</sup>

			最小值	最大值	单位
电源引脚电压	VM		-0.3	40	V
接地引脚之间的电压差	GND、PGND		-0.3	0.3	V
电荷泵引脚电压	CPH、VCP		$V_{VM} - 0.3$	$V_{VM} + 7$	V
电荷泵低侧引脚电压	CPL		-0.3	$V_{VM} + 0.3$	V
逻辑引脚电压	EN/IN1、IMODE、nSLEEP、PH/IN2、PMODE		-0.3	5.75	V
开漏输出引脚电压	nFAULT		-0.3	5.75	V
输出引脚电压	OUT1、OUT2		-0.9	$V_{VM} + 0.9$	V
输出引脚电流	OUT1、OUT2		受内部限制	受内部限制	A
比例电流输出引脚电压	IPROPI		-0.3	5.75	V
			-0.3	$V_{VM} + 0.3$	V
基准输入引脚电压	VREF		-0.3	5.75	V
环境温度, $T_A$			-40	125	°C
结温, $T_J$			-40	150	°C
贮存温度, $T_{stg}$			-65	150	°C

(1) 应力超出绝对最大额定值下所列的值有可能会对器件造成永久损坏。这些列出的值仅仅是极端条件下的应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。在绝对最大额定值条件下长时间运行可能会影响器件可靠性。

### 6.2 ESD 额定值 - 通信

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 <sup>(1)</sup>	$\pm 2000$	V
		充电器件模型 (CDM)，符合 JEDEC 规范 JESD22-C101 <sup>(2)</sup>	$\pm 500$	

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。列为  $\pm 2000V$  的引脚实际上可能具有更高的性能。  
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。列为  $\pm 500V$  的引脚实际上可能具有更高的性能。

### 6.3 建议运行条件

在工作温度范围内 (除非另有说明)

			最小值	标称值	最大值	单位
$V_{VM}$	电源电压	VM	4.5	37	V	
$V_{IN}$	逻辑输入电压	EN/IN1、MODE、nSLEEP、PH/IN2	0	5.5	V	
$f_{PWM}$	PWM 频率	EN/IN1、PH/IN2	0	100	kHz	
$V_{OD}$	开漏上拉电压	nFAULT	0	5.5	V	
$I_{OD}$	开漏输出电流	nFAULT	0	5	mA	
$I_{OUT}^{(1)}$	峰值输出电流	OUT1、OUT2	0	3.5	A	
$I_{IPROPI}$	电流检测输出电流	IPROPI	0	3	mA	
$V_{VREF}$	电流限制基准电压	VREF	0	3.6	V	
$T_A$	工作环境温度		-40	125	°C	
$T_J$	工作结温		-40	150	°C	

(1) 必须遵循功率耗散和热限值

## 6.4 热性能信息

热指标 <sup>(1)</sup>		DRV8876	DRV8876	单位
		RGT (VQFN)	PWP (HTSSOP)	
		16 引脚	16 引脚	
R <sub>θJA</sub>	结至环境热阻	45.9	44.3	°C/W
R <sub>θJC(top)</sub>	结至外壳 (顶部) 热阻	48.8	38.3	°C/W
R <sub>θJB</sub>	结至电路板热阻	19.9	20.5	°C/W
Ψ <sub>JT</sub>	结至顶部特征参数	1.1	1.0	°C/W
Ψ <sub>JB</sub>	结至电路板特征参数	19.9	20.4	°C/W
R <sub>θJC(bot)</sub>	结至外壳 (底部) 热阻	7.1	5.0	°C/W

(1) 有关新旧热指标的更多信息，请参阅应用报告《半导体和 IC 封装热指标》。

## 6.5 电气特性

4.5V ≤ V<sub>VM</sub> ≤ 37V, -40°C ≤ T<sub>J</sub> ≤ 150°C (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位	
<b>电源 (VCP、VM)</b>						
I <sub>VMQ</sub>	V <sub>VM</sub> 睡眠模式电流	V <sub>VM</sub> = 24V, nSLEEP = 0V, T <sub>J</sub> = 25°C nSLEEP = 0V	0.75	1	μA	
I <sub>VM</sub>	VM 活动模式电流	V <sub>VM</sub> = 24V, nSLEEP = 5V, EN/IN1 = PH/IN2 = 0V	3	7	mA	
t <sub>WAKE</sub>	开通时间	V <sub>VM</sub> > V <sub>UVLO</sub> , nSLEEP = 5V 至活动模式		1	ms	
t <sub>SLEEP</sub>	关断时间	nSLEEP = 0V 至睡眠模式		1	ms	
V <sub>VCP</sub>	电荷泵稳压器电压	VCP 相对于 VM, V <sub>VM</sub> = 24V	5		V	
f <sub>VCP</sub>	电荷泵开关频率		400		kHz	
<b>逻辑电平输入 (EN/IN1、PH/IN2、nSLEEP)</b>						
V <sub>IL</sub>	输入逻辑低电压	V <sub>VM</sub> < 5V V <sub>VM</sub> ≥ 5V	0	0.7	V	
V <sub>IH</sub>	输入逻辑高电压		0	0.8		
V <sub>HYS</sub>	输入滞后		1.5	5.5	V	
I <sub>IL</sub>	输入逻辑低电流	V <sub>I</sub> = 0V	-5	5	μA	
I <sub>IH</sub>	输入逻辑高电流	V <sub>I</sub> = 5V	50	75	μA	
R <sub>PD</sub>	输入下拉电阻	至 GND		100	kΩ	
<b>三电平输入 (PMODE)</b>						
V <sub>TIL</sub>	三电平输入逻辑低电压		0	0.65	V	
V <sub>TIZ</sub>	三电平输入高阻抗电压		0.9	1.1	1.2	V
V <sub>TIH</sub>	三电平输入逻辑高电压		1.5	5.5	V	
I <sub>TIL</sub>	三电平输入逻辑低电流	V <sub>I</sub> = 0V	-50	-32	μA	
I <sub>TIZ</sub>	三电平输入高阻抗电流	V <sub>I</sub> = 1.1V	-5	5	μA	
I <sub>TIH</sub>	三电平输入逻辑高电流	V <sub>I</sub> = 5V	113	150	μA	
R <sub>TPD</sub>	三电平下拉电阻	至 GND		44	kΩ	
R <sub>TPU</sub>	三电平上拉电阻	至内部 5V		156	kΩ	
<b>四电平输入 (IMODE)</b>						
V <sub>QI2</sub>	四电平输入电平 1	电压至所设置的四电平 1	0	0.45	V	
R <sub>QI2</sub>	四电平输入电平 2	电阻至 GND 至所设置的四电平 2	18.6	20	21.4	kΩ
R <sub>QI3</sub>	四电平输入电平 3	电阻至 GND 至所设置的四电平 3	57.6	62	66.4	kΩ
V <sub>QI4</sub>	四电平输入电平 4	电压至所设置的四电平 4	2.5	5.5	V	
R <sub>QPD</sub>	四电平下拉电阻	至 GND		136	kΩ	
R <sub>QPU</sub>	四电平上拉电阻	至内部 5V		68	kΩ	

## 电气特性 (continued)

4.5V ≤  $V_{VM}$  ≤ 37V, -40°C ≤  $T_J$  ≤ 150°C (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位	
<b>开漏输出 (nFAULT)</b>						
$V_{OL}$	输出逻辑低电压	$I_{OD} = 5\text{mA}$		0.3	V	
$I_{OL}$	输出逻辑高电流	$V_{OD} = 5\text{V}$	-2	2	$\mu\text{A}$	
<b>驱动器输出 (OUT1、OUT2)</b>						
$R_{DS(on)}_{HS}$	高侧 MOSFET 导通电阻	$V_{VM} = 24\text{V}$ 、 $I_O = 1\text{A}$ 、 $T_J = 25^\circ\text{C}$	350	420	$\text{m}\Omega$	
$R_{DS(on)}_{LS}$	低侧 MOSFET 导通电阻	$V_{VM} = 24\text{V}$ 、 $I_O = -1\text{A}$ 、 $T_J = 25^\circ\text{C}$	350	420	$\text{m}\Omega$	
$V_{SD}$	体二极管正向电压	$I_{SD} = 1\text{A}$	0.9		V	
$t_{RISE}$	输出上升时间	$V_{VM} = 24\text{V}$ , OUTx 上升 10% 至 90%	150		ns	
$t_{FALL}$	输出下降时间	$V_{VM} = 24\text{V}$ , OUTx 下降 90% 至 10%	150		ns	
$t_{PD}$	输入至输出传播延迟	EN/IN1、PH/IN2 至 OUTx	650		ns	
$t_{DEAD}$	输出死区时间	体二极管导通	300		ns	
<b>电流检测和调节 (IPROPI、VREF)</b>						
$A_{IPROPI}$	电流镜比例因数		1000		$\mu\text{A/A}$	
$A_{ERR}$	电流镜比例误差	$I_{OUT} < 0.15\text{A}$ 、 $5.5\text{V} \leq V_{VM} \leq 37\text{V}$	-7.5	7.5	mA	
		$0.15\text{A} \leq I_{OUT} < 0.5\text{A}$ 、 $5.5\text{V} \leq V_{VM} \leq 37\text{V}$	-5	5	%	
		$0.5\text{A} \leq I_{OUT} \leq 2\text{A}$ 、 $5.5\text{V} \leq V_{VM} \leq 37\text{V}$ 、 $-40^\circ\text{C} \leq T_J < 125^\circ\text{C}$	-4	4		
		$0.5\text{A} \leq I_{OUT} \leq 2\text{A}$ 、 $5.5\text{V} \leq V_{VM} \leq 37\text{V}$ 、 $-125^\circ\text{C} \leq T_J < 150^\circ\text{C}$	-5	5		
$t_{OFF}$	电流调节关断时间		25		$\mu\text{s}$	
$t_{DELAY}$	电流检测延迟时间		1.6		$\mu\text{s}$	
$t_{DEG}$	电流调节抗尖峰脉冲时间		0.6		$\mu\text{s}$	
$t_{BLK}$	电流调节消隐时间		1.1		$\mu\text{s}$	
<b>保护电路</b>						
$V_{UVLO}$	电源欠压锁定 (UVLO)	$V_{VM}$ 上升	4.3	4.45	4.6	V
		$V_{VM}$ 下降	4.2	4.35	4.5	V
$V_{UVLO\_HYS}$	电源 UVLO 迟滞		100		mV	
$t_{UVLO}$	电源欠压抗尖峰脉冲时间		10		$\mu\text{s}$	
$V_{CPUV}$	电荷泵欠压锁定	$V_{CP}$ 相对于 $V_M$ , $V_{VCP}$ 下降	2.25		V	
$I_{OCP}$	过流保护跳闸点		3.5	5.5	A	
$t_{OCP}$	过流保护抗尖峰脉冲时间		3		$\mu\text{s}$	
$t_{RETRY}$	过流保护重试时间		2		ms	
$T_{TSD}$	热关断温度		160	175	190	$^\circ\text{C}$
$T_{HYS}$	热关断滞后		20		$^\circ\text{C}$	




图 1. 时序参数图

## 6.6 典型特性





图 2. 睡眠电流 ( $I_{V_{MQ}}$ ) 与电源电压 ( $V_{VM}$ )

图 3. 睡眠电流 ( $I_{V_{MQ}}$ ) 与结温

**典型特性 (接下页)**


## 7 详细说明


### 7.1 概述

DRV887x 系列器件是有刷直流电机驱动器，工作电压介于 4.5V 至 37V 之间，支持广泛的输出负载电流，适用于各种类型的电机和负载。这些器件集成了一个 H 桥输出功率级，可在采用 PMODE 引脚设置的各种控制模式下运行。这样即可驱动单个双向有刷直流电机、两个单向有刷直流电机或其他输出负载配置。这些器件集成了一个电荷泵稳压器，以支持更高效的高侧 N 沟道 MOSFET 和 100% 占空比运行。这些器件由可直接连接到电池或直流电源的单一电源输入 (VM) 供电。nSLEEP 引脚提供了一种超低功耗模式，可以在系统不活动期间最大限度减少电流消耗。

DRV887x 系列器件还能够使用低侧功率 MOSFET 上的电流镜来检测输出电流。随后，IPROPI 引脚上会发出比例电流，使用一个外部电阻器 ( $R_{IPROPI}$ ) 可以将比例电流转换为比例电压。集成电流检测功能使 DRV887x 器件能够利用一个关断时间固定的 PWM 斩波方案来限制输出电流，并为外部控制器提供负载信息以检测负载或失速条件的变化。集成电流检测功能即使在关断时间慢速衰减再循环期间也会提供电流信息，而且无需使用外部电源分流电阻器，因此它的性能要优于传统的外部分流电阻器检测。在电机运行期间，可以通过 VREF 引脚配置关断时间 PWM 电流调节电平，以根据系统的需求限制负载电流。

多种集成保护 功能 可以在发生系统故障时保护器件。这些保护功能包括欠压锁定 (UVLO)、电荷泵欠压 (CPUV)、过流保护 (OCP) 和过热关断 (TSD)。故障情况通过 nFAULT 引脚指示。

### 7.2 功能方框图



## 7.3 功能说明

### 7.3.1 外部元件

表 1 列出了为此器件推荐的外部组件。

表 1. 推荐的外部组件

组件	引脚 1	引脚 2	推荐
$C_{VM1}$	VM	GND	0.1 $\mu$ F、低 ESR 陶瓷电容器、额定电压为 VM。
$C_{VM1}$	VM	GND	<b>大容量电容</b> ，额定电压为 VM。
$C_{VCP}$	VCP	VM	X5R 或 X7R、100nF、16V 陶瓷电容器
$C_{FLY}$	CPH	CPL	X5R 或 X7R、22nF、额定电压为 VM 的陶瓷电容器
$R_{IMODE}$	IMODE	GND	请参阅 <a href="#">电流调节</a> 。
$R_{PMODE}$	PMODE	GND	请参阅 <a href="#">控制模式</a> 。
$R_{nFAULT}$	VCC	nFAULT	上拉电阻器， $I_{OD} \leq 5\text{mA}$
$R_{IPROPI}$	IPROPI	GND	请参阅 <a href="#">电流检测</a> 。

### 7.3.2 控制模式

DRV887x 系列器件提供了三种模式，支持对 EN/IN1 和 PH/IN2 引脚采用不同的控制方案。通过 PMODE 引脚选择控制模式：逻辑低电平、逻辑高电平或者设置引脚高阻抗，如表 2 中所示。通过 nSLEEP 引脚启用器件之后，PMODE 引脚状态会锁存。通过设置 nSLEEP 引脚逻辑低电平、等待  $t_{SLEEP}$  时间、更改 PMODE 引脚输入，然后将 nSLEEP 引脚恢复为逻辑高电平以启用器件，可以更改 PMODE 的状态。

表 2. PMODE 功能

PMODE 状态	控制模式
PMODE = 逻辑低电平	PH/EN
PMODE = 逻辑高电平	PWM
PMODE = 高阻抗	独立半桥




图 10. H 桥状态

对于 100% 或 PWM 驱动模式，输入可接受静态或脉宽调制 (PWM) 电压信号。在应用 VM 之前，可以为器件输入引脚供电而不会出现任何问题。默认情况下，EN/IN1 和 PH/IN2 引脚具有一个内部下拉电阻器，可确保在不存在任何输入时提供高阻抗输出。

下面几节提供了每种控制模式的真值表。请注意，这些表并未考虑内部电流调节功能。此外，当在半桥的高侧和低侧 MOSFET 之间切换时，DRV887x 系列器件会自动生成死区时间。

图 10 介绍了各种 H 桥状态的命名和配置。

### 7.3.2.1 PH/EN 控制模式 ( PMODE = 逻辑低电平 )

如果 PMODE 引脚在加电时处于逻辑低电平状态，器件将锁存至 PH/EN 模式。PH/EN 模式允许使用接口的速度和方向类型来控制 H 桥。表 3 显示了 PH/EN 模式的真值表。

表 3. PH/EN 控制模式

nSLEEP	EN	PH	OUT1	OUT2	说明
0	X	X	Hi-Z	Hi-Z	睡眠 ( H 桥高阻抗 )
1	0	X	L	L	制动 ( 低侧慢速衰减 )
1	1	0	L	H	后退 ( OUT2 → OUT1 )
1	1	1	H	L	前进 ( OUT1 → OUT2 )

### 7.3.2.2 PWM 控制模式 ( PMODE = 逻辑高电平 )

如果 PMODE 引脚在加电时处于逻辑高电平状态，器件将锁存至 PWM 模式。PWM 模式允许 H 桥进入高阻抗状态，而不会将 nSLEEP 引脚设置为逻辑低电平。表 4 显示了 PWM 模式的真值表。

表 4. PWM 控制模式

nSLEEP	IN1	IN2	OUT1	OUT2	说明
0	X	X	Hi-Z	Hi-Z	睡眠 ( H 桥高阻抗 )
1	0	0	Hi-Z	Hi-Z	滑行 ( H 桥高阻抗 )
1	0	1	L	H	后退 ( OUT2 → OUT1 )
1	1	0	H	L	前进 ( OUT1 → OUT2 )
1	1	1	L	L	制动 ( 低侧慢速衰减 )

### 7.3.2.3 独立半桥控制模式 ( PMODE = 高阻抗 )

如果 PMODE 引脚在加电时处于高阻抗状态，器件将锁存至独立半桥控制模式。此模式允许直接控制每个半桥，以支持高侧慢速衰减或者驱动两个独立的负载。表 5 显示了独立半桥模式的真值表。

在独立半桥控制模式下，仍然可以使用电流检测和反馈，但内部电流调节功能会被禁用，因为每个半桥都是独立运行的。此外，如果两个低侧 MOSFET 在同时传导电流，则经过 IPROPI 调节的输出将是电流的总和。请参阅 [电流检测和调节](#) 了解更多信息。

表 5. 独立半桥控制模式

nSLEEP	INx	OUTx	说明
0	X	Hi-Z	睡眠 ( H 桥高阻抗 )
1	0	L	OUTx 低侧导通
1	1	H	OUTx 高侧导通

### 7.3.3 电流检测和调节

DRV887x 系列器件集成了电流检测、调节和反馈。这些功能使得器件能够在不使用外部检测电阻器或检测电路的情况下检测输出电流，因此减小了系统的尺寸并降低了系统的成本和复杂程度。这样，器件还能够在发生电机失速或高扭矩事件的情况下限制输出电流，并通过电流比例输出为控制器提供关于负载电流的详细反馈。

#### 7.3.3.1 电流检测

IPROPI 引脚会输出与流经 H 桥中的低侧功率 MOSFET 的电流成正比并经过  $A_{IPROPI}$  调节的模拟电流。可以使用 [公式 1](#) 计算出 IPROPI 输出电流。


$$I_{IPROPI} (\mu A) = (I_{LS1} + I_{LS2}) (A) \times A_{IPROPI} (\mu A/A) \quad (1)$$

此电流由内部电流镜架构测得，无需使用外部功率检测电阻器。此外，电流镜架构还允许在驱动和制动低侧慢速衰减期间检测电机绕组电流，从而在典型双向有刷直流电机应用中连续监控电流。在滑行模式下，电流是续流电流，无法被检测到，但可以在驱动或慢速衰减模式下短暂重新启用驱动器并在再次切换回滑行模式之前测量此电流，从而对其进行采样。当处于独立的 PWM 模式且两个低侧 MOSFET 在同时传导电流时，IPROPI 输出将是这两个低侧 MOSFET 电流的总和。

应将 IPROPI 引脚连接到外部电阻器 ( $R_{IPROPI}$ ) 以接地，从而利用  $I_{IPROPI}$  模拟电流输出在 IPROPI 引脚上产生一个比例电压 ( $V_{IPROPI}$ )。这样即可使用标准模数转换器 (ADC) 将负载电流作为  $R_{IPROPI}$  电阻器两端的压降进行测量。可以根据应用中的预期负载电流调节  $R_{IPROPI}$  电阻器的大小，以利用控制器 ADC 的整个量程。此外，DRV887x 器件还采用了一个内部 IPROPI 电压钳位电路，可相对于 VREF 引脚上的  $V_{VREF}$  限制  $V_{IPROPI}$ ，并在发生输出过流或意外高电流事件时保护外部 ADC。

可以使用 [公式 2](#) 计算对应于输出电流的 IPROPI 电压。

$$V_{IPROPI} (V) = I_{IPROPI} (A) \times R_{IPROPI} (\Omega) \quad (2)$$



Copyright © 2017, Texas Instruments Incorporated

图 11. 集成电流检测

IPROPI 输出带宽受 DRV887x 内部电流检测电路的检测延迟时间 ( $t_{DELAY}$ ) 限制。此时间是指从低侧 MOSFET 启用命令到 IPROPI 输出准备就绪这两个时间点之间的延迟。在 H 桥 PWM 信号中，如果器件在驱动和慢速衰减（制动）之间交替切换，则检测电流的低侧 MOSFET 会持续导通，但检测延迟时间对 IPROPI 输出不会产生任何影响。

#### 7.3.3.2 电流调节

DRV887x 系列器件集成了使用固定关断时间或逐周期 PWM 电流斩波方案的电流调节功能。可以通过 IMODE 四电平输入来选择电流斩波方案。这样，器件还能够在发生电机失速、高扭矩或其他高电流负载事件的情况下限制输出电流。

可以让引脚浮动（高阻抗）、将引脚连接到 GND 或者在 IMODE 与 GND 之间连接一个电阻器，以设置 IMODE 电平。通过 nSLEEP 引脚启用器件之后，IMODE 引脚状态会锁存。通过设置 nSLEEP 引脚逻辑低电平、等待  $t_{SLEEP}$  时间、更改 IMODE 引脚输入，然后将 nSLEEP 引脚恢复为逻辑高电平以启用器件，可以更改 IMODE 的状态。IMODE 输出也可以用来选择器件对过流事件的响应。有关更多详细信息，请参阅 [保护电路](#) 一节。

可以禁用内部电流调节，方法是将  $I_{PROPI}$  绑定到 GND 并将  $V_{REF}$  引脚电压设置为高于 GND 的值（如果不需要电流反馈；如果需要电流反馈，则需要设置  $V_{VREF}$  和  $R_{PROPI}$ ，以使  $V_{I_{PROPI}}$  永远不会达到  $V_{VREF}$  阈值）。在独立半桥控制模式下（PMODE = 高阻抗），内部电流调节功能会自动禁用，因为输出是独立运行的，电流检测和调节由两个半桥分摊。

表 6. IMODE 功能

IMODE 状态		IMODE 功能		nFAULT 响应
		电流斩波模式	过流响应	
四电平 1	$R_{IMODE} = GND$	固定关断时间	自动重试	仅过流
四电平 2	$R_{IMODE} = 20k\Omega$ 至 GND	逐周期	自动重试	电流斩波和过流
四电平 3	$R_{IMODE} = 62k\Omega$ 至 GND	逐周期	输出锁存	电流斩波和过流
四电平 4	$R_{IMODE} = \text{高阻抗}$	固定关断时间	输出锁存	仅过流

可通过  $V_{REF}$  电压 ( $V_{VREF}$ ) 与  $I_{PROPI}$  输出电阻器 ( $R_{I_{PROPI}}$ ) 设置电流斩波阈值 ( $I_{TRIP}$ )。可通过将外部  $R_{I_{PROPI}}$  电阻器和  $V_{VREF}$  之间的压降与内部比较器进行比较来执行此操作。

$$I_{TRIP} (A) \times A_{I_{PROPI}} (\mu A/A) = V_{VREF} (V) / R_{I_{PROPI}} (\Omega) \quad (3)$$

例如，如果  $V_{VREF} = 2.5V$ 、 $R_{I_{PROPI}} = 1500\Omega$ 、 $A_{I_{PROPI}} = 1000\mu A/A$ ，则  $I_{TRIP}$  约为 1.67A

当超过  $I_{TRIP}$  阈值时，输出将根据 IMODE 的设置进入电流斩波模式。 $I_{TRIP}$  比较器既具有消隐时间 ( $t_{BLK}$ )，也具有抗尖峰脉冲时间 ( $t_{DEG}$ )。内部消隐时间有助于在切换输出时防止电压和电流瞬变影响电流调节。内部抗尖峰脉冲时间可确保瞬变条件不会过早触发电流调节。

#### 7.3.3.2.1 固定关断时间电流斩波

在固定关断时间模式下，当  $I_{OUT}$  超过  $I_{TRIP}$  之后，H 桥会在  $t_{OFF}$  持续时间内进入制动（低侧慢速衰减）状态（两个低侧 MOSFET 都导通）。在  $t_{OFF}$  之后，除非  $I_{OUT}$  仍然大于  $I_{TRIP}$ ，否则会根据控制输入来重新启用输出。如果  $I_{OUT}$  仍然大于  $I_{TRIP}$ ，H 桥将在  $t_{OFF}$  持续时间内进入另一段制动（低侧慢速衰减）期。固定关断时间模式允许在外部控制器不介入的情况下使用简单的电流斩波方案。图 12 中显示了这种情况。固定关断时间模式支持 100% 占空比电流调节，因为在  $t_{OFF}$  持续时间结束后 H 桥会自动启用，而且不需要 EN/IN1 或 PH/IN2 引脚上的新控制输入沿来重置输出。




图 12. 关断时间电流调节

#### 7.3.3.2.2 逐周期电流斩波

在逐周期模式下，当  $I_{OUT}$  超过  $I_{TRIP}$  之后，H 桥会进入制动（低侧慢速衰减）状态（两个低侧 MOSFET 都导通），直到 EN/IN1 或 PH/IN2 引脚上出现下一个控制输入沿为止。这样即可通过外部控制器来额外控制电流斩波方案。图 13 中显示了这种情况。逐周期模式不支持 100% 占空比电流调节，因为在进入制动（低侧慢速衰减）状态之后，需要新的控制输入沿来重置输出。




图 13. 逐周期电流调节

在逐周期模式下，每当 H 桥进入内部电流斩波状态时，器件都会拉低 nFAULT 引脚电平以表明这种情况。这样即可确定器件输出何时不同于控制输入或者负载何时达到  $I_{TRIP}$  阈值。图 14 中显示了这种情况。每当器件收到下一个控制输入沿以及将输出重置时，都会释放 nFAULT 引脚。




图 14. 逐周期电流调节

当为电流斩波指示器拉低了 nFAULT 引脚电平时，不会影响器件的任何功能。nFAULT 引脚只用作指示器，器件会继续正常工作。为了区别器件故障（请参阅 [保护电路](#)一节中的概述）与电流斩波指示器，可以将 nFAULT 引脚与控制输入进行比较。电流斩波指示器只会确定控制输入何时要求进入前进或后退状态（图 10）。如果拉低了 nFAULT 引脚电平而且控制输入要求进入高阻抗或慢速衰减状态，则表明出现了器件故障。

### 7.3.4 保护电路

DRV887x 系列器件可完全防止电源欠压、电荷泵欠压、输出过流和器件过热事件。

#### 7.3.4.1 VM 电源欠压锁定 (UVLO)

无论何时，只要 VM 引脚上的电源电压降至欠压锁定阈值电压 ( $V_{UVLO}$ ) 以下，就会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。在这种情况下，电荷泵会禁用。当欠压条件消失且 VM 升至  $V_{UVLO}$  阈值以上时，将恢复正常运行。

#### 7.3.4.2 VCP 电荷泵欠压锁定 (CPUV)

无论何时，只要 VCP 引脚上的电荷泵电压降至欠压锁定阈值电压 ( $V_{CPUV}$ ) 以下，就会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。当欠压条件消失且 VCP 升至  $V_{CPUV}$  阈值以上时，将恢复正常运行。

#### 7.3.4.3 OUT 过流保护 (OCP)

即使发生了硬短路事件，每个 MOSFET 上的模拟电流限制电路也会限制器件输出的峰值电流。

如果输出电流超过过流阈值  $I_{OCP}$  且持续时间超过  $t_{OCP}$ ，则会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。可以通过 IMODE 引脚配置过流响应，如表 6 中所示。

在自动重试模式下，MOSFET 会禁用，nFAULT 引脚将在  $t_{RETRY}$  的持续时间内被驱动为低电平。在  $t_{RETRY}$  之后，MOSFET 会根据 EN/IN1 和 PH/IN2 引脚的状态重新启用。如果过流条件仍然存在，则会重复此周期，否则器件将恢复正常运行。

在锁存模式下，会一直禁用 MOSFET 并将 nFAULT 引脚驱动为低电平，直到通过 nSLEEP 引脚或通过切断 VM 电源重置器件为止。

在**独立半桥控制模式 (PMODE = 高阻抗)**中，OCP 行为略有改动。如果检测到过流事件，将只禁用相应的半桥并将 nFAULT 引脚驱动为低电平。另一个半桥会继续正常运行。这样，器件就可以在驱动独立的负载时管理独立的故障事件。如果在两个半桥中都检测到过流事件，将同时禁用两个半桥并将 nFAULT 引脚驱动为低电平。在自动重试模式下，两个半桥共享同一个过流重试计时器。如果两个半桥先后发生过流事件但  $t_{RETRY}$  尚未过期，则第一个半桥的重试计时器会重置为  $t_{RETRY}$ ；当此重试计时器过期之后，两个半桥将再次同时启用。

#### 7.3.4.4 热关断 (TSD)

如果裸片温度超过过热限制  $T_{TSD}$ ，则会禁用 H 桥中的所有 MOSFET 并将 nFAULT 引脚驱动为低电平。当过热条件消失且裸片温度降至  $V_{TSD}$  阈值以下时，将恢复正常运行。

#### 7.3.4.5 故障条件汇总

表 7. 故障条件汇总

故障	条件	报告	H 桥	恢复
$I_{TRIP}$ 指示灯	CBC 模式且 $I_{OUT} > I_{TRIP}$	nFAULT	有源 低侧慢速衰减	控制输入沿
VM 欠压锁定 (UVLO)	$VM < V_{UVLO}$	nFAULT	已禁用	$VM > V_{UVLO}$
VCP 欠压锁定 (CPUV)	$VCP < V_{CPUV}$	nFAULT	已禁用	$VCP > V_{CPUV}$
过流 (OCP)	$I_{OUT} > I_{OCP}$	nFAULT	已禁用	$t_{RETRY}$ 或重置 (由 IMODE 设置)
热关断 (TSD)	$T_J > T_{TSD}$	nFAULT	已禁用	$T_J < T_{TSD} - T_{HYS}$

### 7.3.5 引脚图

#### 7.3.5.1 逻辑电平输入

图 15 显示了逻辑电平输入引脚 EN/IN1、PH/IN2 和 nSLEEP 的输入结构。




图 15. 逻辑电平输入

### 7.3.5.2 三电平输入

图 16 显示了三电平输入引脚 PMODE 的输入结构。




图 16. PMODE 三电平输入

### 7.3.5.3 四电平输入

图 17 显示了四电平输入引脚 IMODE 的输入结构。




图 17. 四电平输入

## 7.4 器件功能模式

DRV887x 系列器件具有多种不同的运行模式，具体情况取决于系统输入。

### 7.4.1 活动模式

当 VM 引脚上的电源电压超过欠压阈值  $V_{UVLO}$ 、nSLEEP 引脚处于逻辑高电平状态且  $t_{WAKE}$  状态消失之后，器件将进入活动模式。在此模式下，H 桥、电荷泵和内部逻辑将激活，器件将准备好接收输入。当器件进入活动模式之后，将锁存输入控制模式 (PMODE) 和电流控制模式 (IMODE)。

### 7.4.2 低功耗睡眠模式

DRV887x 系列器件支持低功耗模式，以便在驱动器未激活时减少 VM 引脚的电流消耗。可以通过设置 nSLEEP 引脚逻辑低电平并等待  $t_{SLEEP}$  状态消失来进入此模式。在睡眠模式下，H 桥、电荷泵、内部 5V 稳压器和内部逻辑将禁用。此器件依靠弱下拉来确保持续禁用所有内部 MOSFET。当处于低功耗睡眠模式时，此器件不会响应除 nSLEEP 以外的任何输入。

## 器件功能模式 (接下页)

### 7.4.3 故障模式

当遇到故障时，DRV887x 系列器件会进入故障模式。这样即可为器件和输出负载提供保护。故障模式下的器件行为取决于故障状况，[表 7](#) 中提供了相关说明。当满足恢复条件时，器件会离开故障模式并重新进入活动模式。

## 8 应用和实现

### 注

以下应用部分中的信息不属于 TI 器件规格的范围, TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计, 以确保系统功能。

### 8.1 应用信息

DRV887x 器件系列适用于多种需要半桥或 H 桥功率级配置的应用。常见的应用示例包括有刷直流电机、电磁阀和传动器。此器件也可以用于驱动很多常见的无源负载, 例如 LED、电阻元件、继电器等等。以下应用示例将重点说明如何在需要 H 桥驱动器的双向电流控制应用中和需要两个半桥驱动器的双单向电流控制应用中使用此器件。

### 8.2 典型应用

#### 8.2.1 主要应用

在此主要应用示例中, 此器件被配置为使用 H 桥配置, 通过一个外部负载 (例如有刷直流电机) 来驱动双向电流。H 桥极性和占空比由一个 PWM 以及从外部控制器传输到 EN/IN1 和 PH/IN2 引脚的 IO 资源控制。通过将 PMODE 引脚绑定到 GND, 为 PH/EN 控制模式配置此器件。电流限制阈值 ( $I_{TRIP}$ ) 由一个外部电阻分压器根据控制逻辑电源电压 ( $V_{CC}$ ) 生成。通过将 IMODE 引脚绑定到 GND, 为固定关断时间电流调节方案配置此器件。负载电流由一个来自控制器的 ADC 进行监控, 以检测  $R_{IPROPI}$  上的电压。




图 18. 典型应用原理图

#### 8.2.1.1 设计要求

表 8. 设计参数

基准	设计参数	示例值
$V_M$	电机和驱动器电源电压	24V
$V_{CC}$	控制器电源电压	3.3V
$I_{RMS}$	输出 RMS 电流	0.5A
$f_{PWM}$	开关频率	20kHz
$I_{TRIP}$	电流调节跳闸点	1A
$A_{IPROPI}$	电流检测比例因数	1000 $\mu$ A/A

## 典型应用 (接下页)

表 8. 设计参数 (接下页)

基准	设计参数	示例值
$R_{IPROPI}$	IPROPI 外部电阻器	2.5kΩ
$V_{REF}$	电流调节基准电压	2.5V
$V_{ADC}$	控制器 ADC 基准电压	2.5V
$R_{REF1}$	VREF 外部电阻器	16kΩ
$R_{REF2}$	VREF 外部电阻器	50kΩ
$T_A$	PCB 环境温度	-20 至 85°C
$T_J$	器件最高结温	150°C
$R_{\theta JA}$	器件结至环境热阻	35°C/W

### 8.2.1.2 详细设计流程

#### 8.2.1.2.1 电流检测和调节

DRV887x 系列器件能够调节和检测输出电流。

可以通过缩放  $R_{IPROPI}$  电阻器来配置电流检测反馈，以便在控制器 ADC 的动态电压范围内正确检测被降低的来自 IPROPI 的输出电流。这里显示了这种情况的一个示例。

$$R_{IPROPI} \leq V_{ADC} / (I_{TRIP} \times A_{IPROPI}) \quad (4)$$

$$R_{IPROPI} = 2.5k\Omega \leq 2.5V / (1A \times 1000\mu A/A) \quad (5)$$

如果  $V_{ADC} = 2.5V$ 、 $I_{TRIP} = 1A$ 、 $A_{IPROPI} = 1000\mu A/A$ ，要最大限度扩大动态 IPROPI 电压范围，应选择大约 2.5kΩ 的  $R_{IPROPI}$ 。

可以根据应用需求来选择  $R_{IPROPI}$  的精度容差。10%、5%、1%、0.1% 都是有效的容差值。典型的建议值为 1%，这是性能与成本间的最佳折衷。

使用  $V_{REF}$  与  $R_{IPROPI}$  的组合可以配置输出电流调节跳闸点 ( $I_{TRIP}$ )。由于此前已计算出  $R_{IPROPI}$ ，因此  $A_{IPROPI}$  是一个常量，这样就只需要计算  $V_{REF}$ 。

$$V_{REF} = R_{IPROPI} \times (I_{TRIP} \times A_{IPROPI}) \quad (6)$$

$$V_{REF} = 2.5V = 2.5k\Omega \times (1A \times 1000\mu A/A) \quad (7)$$

如果  $R_{IPROPI} = 2.5k\Omega$ 、 $I_{TRIP} = 1A$ 、 $A_{IPROPI} = 1000\mu A/A$ ，则应将  $V_{REF}$  设置为 2.5V。

可以使用一个简单的电阻分压器 ( $R_{REF1}$  和  $R_{REF2}$ )，根据控制器电源电压来生成  $V_{REF}$ 。通过为  $R_{REF1}$  选择一个值并为  $R_{REF2}$  计算所需的值，可以调节电阻器。

#### 8.2.1.2.2 功率耗散和输出电流能力

此器件的输出电流和功率耗散能力在很大程度上取决于 PCB 设计和外部系统状况。本节提供了一些用于计算这些值的指导。

此器件的总功率耗散由三个主要部分组成。这三个组成部分是静态电源电流耗散、功率 MOSFET 开关损耗和功率 MOSFET  $R_{DS(on)}$  (导电) 损耗。尽管其他的一些因素可能会造成额外的功率损耗，但与这三个主要因素相比，其他因素通常并不重要。

$$P_{TOT} = P_{VM} + P_{SW} + P_{RDS} \quad (8)$$

可以根据标称电源电压 ( $V_M$ ) 和  $I_{VM}$  活动模式电流规格来计算  $P_{VM}$ 。

$$P_{VM} = V_M \times I_{VM} \quad (9)$$

$$P_{VM} = 0.096W = 24V \times 4mA \quad (10)$$

可以根据标称电源电压 ( $V_M$ )、平均输出电流 ( $I_{RMS}$ )、开关频率 ( $f_{PWM}$ ) 以及器件输出上升 ( $t_{RISE}$ ) 和下降 ( $t_{FALL}$ ) 时间规格来计算  $P_{SW}$ 。

$$P_{SW} = P_{SW\_RISE} + P_{SW\_FALL} \quad (11)$$

$$P_{SW\_RISE} = 0.5 \times V_M \times I_{RMS} \times t_{RISE} \times f_{PWM} \quad (12)$$

$$P_{SW\_FALL} = 0.5 \times V_M \times I_{RMS} \times t_{FALL} \times f_{PWM} \quad (13)$$

$$P_{SW\_RISE} = 0.018W = 0.5 \times 24V \times 0.5A \times 150ns \times 20kHz \quad (14)$$

$$P_{SW\_FALL} = 0.018W = 0.5 \times 24V \times 0.5A \times 150ns \times 20kHz \quad (15)$$

$$P_{SW} = 0.036W = 0.018W + 0.018W \quad (16)$$

可以根据器件  $R_{DS(on)}$  和平均输出电流 ( $I_{RMS}$ ) 来计算  $P_{RDS}$ 。

$$P_{RDS} = I_{RMS}^2 \times (R_{DS(ON)}_{HS} + R_{DS(ON)}_{LS}) \quad (17)$$

需要注意的是， $R_{DS(ON)}$  与器件的温度密切相关。可以在“典型特性”曲线中找到一条显示了标称  $R_{DS(on)}$  和温度的曲线。假设器件温度为 85°C，根据标称温度数据，预计  $R_{DS(on)}$  会增大大约 1.25 倍。

$$P_{RDS} = 0.219W = 0.5A^2 \times (350m\Omega \times 1.25 + 350m\Omega \times 1.25) \quad (18)$$

通过将功率耗散的各个组成部分相加，可以确认预计的功率耗散和器件结温处于设计目标内。

$$P_{TOT} = P_{VM} + P_{SW} + P_{RDS} \quad (19)$$

$$P_{TOT} = 0.351W = 0.096W + 0.036W + 0.219W \quad (20)$$

可以使用  $P_{TOT}$ 、器件环境温度 ( $T_A$ ) 和封装热阻 ( $R_{\theta JA}$ ) 来计算器件结温。 $R_{\theta JA}$  的值在很大程度上取决于 PCB 设计以及器件周围的铜散热器。

$$T_J = (P_{TOT} \times R_{\theta JA}) + T_A \quad (21)$$

$$T_J = 97^\circ\text{C} = (0.351W \times 35^\circ\text{C}/W) + 85^\circ\text{C} \quad (22)$$

应确保器件结温处于指定的工作范围内。也可以通过其他方法根据可用的测量结果来确认器件结温。

可以在[热性能](#)和[相关文档](#)中找到有关电机驱动器电流额定值和功耗的其他信息。

### 8.2.1.2.3 热性能

数据表指定的结至环境热阻  $R_{\theta JA}$  主要用于比较各种驱动器或者估算热性能。不过，实际系统性能可能比此值更好，也可能更差，具体情况取决于 PCB 层叠、布线、通路数量以及散热焊盘周围的覆铜区。驱动器驱动特定电流的时间长度也会影响功率耗散和热性能。本节将介绍如何设计稳态和瞬态温度条件。

本节中的数据是按如下条件仿真得出的：

- 2 层 PCB，标准 FR4，1oz (35mm 覆铜厚度) 或 2oz 覆铜厚度。
  - 顶层：DRV887x HTSSOP 封装尺寸和铜平面散热器。
  - 底层：带有小型铜焊盘的信号层，位于 DRV887x 下面，通过通路进行热连接。底层热焊盘的尺寸与封装相当 (5mm x 4.4mm)。虽然顶部铜平面的尺寸并不固定，但底部焊盘的尺寸保持不变。热通路只存在于散热焊盘的下方 (栅格形状，1.2mm 间距)。
- 4 层 PCB，标准 FR4。外侧平面具有 1oz (35mm 覆铜厚度) 或 2oz 覆铜厚度。
  - 顶层：DRV887x HTSSOP 封装尺寸和铜平面散热器。内侧平面的覆铜厚度保持在 1oz。
  - 中间层 1：GND 平面，通过通路热连接至焊盘。
  - 中间层 2：电源平面，无热连接。
  - 底层：带有小型铜焊盘的信号层，位于 DRV887x 下面，通过从顶部平面和内部 GND 平面拼接进行热连接。底层热焊盘的尺寸与封装相当 (5mm x 4.4mm)。虽然顶部铜平面的尺寸并不固定，但底部焊盘的尺寸保持不变。热通路只存在于散热焊盘的下方 (栅格形状，1.2mm 间距)。

图 19 显示了仿真板的一个示例。表 9 显示了每次仿真时使用的不同板尺寸。




图 19. PCB 模型 ( 显示的是 4 层 PCB , 2 层 PCB 没有任何通路 )

表 9. 用于 16 引脚 PWP 封装的尺寸 A

覆铜区 (mm <sup>2</sup> )	尺寸 A
2	17.0
4	22.8
8	31.0
16	42.8
32	59.5
48	72.2

#### 8.2.1.2.3.1 稳态热性能

“稳态条件”假设电机驱动器使用恒定 RMS 电流运行很长一段时间。图 20、图 21、图 22 和图 23 显示了  $R_{\theta JA}$  及  $\Psi_{JB}$  ( 结至板特征参数 ) 的变化，它们的变化取决于覆铜区、覆铜厚度和 PCB 层数。覆铜区越大、层数越多、铜平面越厚， $R_{\theta JA}$  和  $\Psi_{JB}$  就越小，表明 PCB 布局的热性能越强。




图 20. HTSSOP、4 层 PCB 结至环境热阻与覆铜区的关系




图 21. HTSSOP、4 层 PCB 结至板特征参数与覆铜区的关系




图 22. HTSSOP、2 层 PCB 结至环境热阻与覆铜区的关系




图 23. HTSSOP、2 层 PCB 结至板特征参数与覆铜区的关系

### 8.2.1.2.3.2 瞬态热性能

电机驱动器器件可能会遇到不同的瞬态驱动条件，导致在短时间内出现大电流。这些条件可能包括

- 电机在转子尚未全速运转的情况下启动。
- 由于其中一个电机输出发生电源短路或接地短路、器件的过流保护功能时断时续而出现故障。
- 短暂为电机或电磁阀加电，然后断电。

对于这些瞬态情况，驱动持续时间是另一个影响热性能的因素。在瞬态情况下，热阻抗 ( $Z_{0JA}$ ) 表示结至环境热性能。图 24 和图 25 显示了 1oz 和 2oz 铜布局的仿真热阻抗。在这些图表中，实线表示 2 层电路板，虚线表示 4 层电路板。这些图表表明，短电流脉冲可实现更佳的热性能。在短时间内，器件封装决定了热性能。对于更长的驱动脉冲，电路板的布局对热性能的影响更大。这两个图表显示了热阻抗由于层数不同而分裂的曲线，而且随着驱动脉冲持续时间的延长，热阻抗的值还会因覆铜区的大小而变化。可以将非常长的脉冲视为稳态性能。




图 24. 1oz 铜布局的 HTSSOP 封装结至环境热阻抗




图 25. 2oz 铜布局的 HTSSOP 封装结至环境热阻抗

### 8.2.1.3 应用曲线




图 26. 驱动器 PWM 运行 (PH/EN)




图 27. 带电流反馈的驱动器 PWM 运行




图 28. 带电流斩波的驱动器 PWM 运行




图 29. 带电流斩波的驱动器全速运行

### 8.2.2 备选应用

在此备选应用示例中，此器件被配置为使用双半桥配置，通过两个外部负载（例如两个有刷直流电机）来驱动单向电流。每个半桥的占空比由一个从外部控制器传输到 EN/IN1 和 PH/IN2 引脚的 PWM 资源控制。通过让 PMODE 引脚浮动，为独立半桥控制模式配置此器件。由于独立半桥控制模式会禁用电流调节方案，因此将 VREF 引脚绑定到了 V<sub>CC</sub>。组合负载电流由一个来自控制器的 ADC 进行监控，以检测 R<sub>IPROPI</sub> 上的电压。




图 30. 典型应用原理图

### 8.2.2.1 设计要求

表 10. 设计参数

基准	设计参数	示例值
V <sub>M</sub>	电机和驱动器电源电压	24V
V <sub>CC</sub>	控制器电源电压	3.3V
I <sub>RMS1</sub>	输出 1 RMS 电流	0.5A
I <sub>PEAK1</sub>	输出 1 峰值电流	1A
I <sub>RMS2</sub>	输出 2 RMS 电流	0.25A
I <sub>PEAK2</sub>	输出 2 峰值电流	0.5A
f <sub>PWM</sub>	开关频率	20kHz
A <sub>IPROPI</sub>	电流检测比例因数	1000μA/A
R <sub>IPROPI</sub>	IPROPI 外部电阻器	2.5kΩ
V <sub>ADC</sub>	控制器 ADC 基准电压	3.3V
T <sub>A</sub>	PCB 环境温度	-20 至 85°C
T <sub>J</sub>	器件最高结温	150°C
R <sub>θJA</sub>	器件结至环境热阻	35°C/W

### 8.2.2.2 详细设计流程

您可以参阅“主要应用”中的[“主要应用”中的详细设计流程](#)一节，查看详细的设计流程示例。大多数设计概念都适用于此备选应用示例。下面概述了此流程的几处改动。

#### 8.2.2.2.1 电流检测和调节

在两个半桥负载的备选应用中，IPROPI 输出将是两个输出电流的组合。应适当缩放电流检测反馈电阻器 R<sub>IPROPI</sub>，以保持在控制器 ADC 的动态电压范围内。这里显示了这种情况的一个示例

$$R_{IPROPI} \leq V_{ADC} / ((I_{PEAK1} + I_{PEAK2}) \times A_{IPROPI}) \quad (23)$$

$$R_{IPROPI} = 2.2k\Omega \leq 3.3V / ((1A + 0.5A) \times 1000\mu A/A) \quad (24)$$

如果  $V_{ADC} = 3.3V$ 、 $I_{PEAK1} = 1A$ 、 $I_{PEAK2} = 0.5A$ 、 $A_{IPROPI} = 1000\mu A/A$ ，要最大限度扩大动态 IPROPI 电压范围，应选择大约  $2.2k\Omega$  的  $R_{IPROPI}$ 。

可以根据应用需求来选择  $R_{IPROPI}$  的精度容差。10%、5%、1%、0.1% 都是有效的容差值。典型的建议值为 1%，这是性能与成本间的最佳折衷。

在独立半桥模式下，器件内部电流调节功能会禁用。可以直接将  $V_{REF}$  设置为控制器 ADC 的电源基准。

### 8.2.2.3 应用曲线




图 31. 独立半桥 PWM 运行

图 32. 独立半桥 PWM 运行

## 9 电源建议

### 9.1 大容量电容

配备合适的局部大容量电容是电动机驱动系统设计中的重要因素。使用更多的大容量电容通常是有益的，但缺点在于这会增加成本和物理尺寸。

所需的局部大容量电容数量取决于多种因素，包括：

- 电机或负载所需的最高电流
- 电源的电容和拉电流的能力
- 电源和电机系统之间的寄生电感量
- 可接受的系统电压纹波
- 电机制动方法（如果适用）

电源与电机驱动系统之间的电感会限制额定电流与电源之间的变化幅度。如果局部大容量电容太小，系统将对过大的电流需求作出响应，或随电压的变化将其从电机中排除。当使用足够多的大容量电容时，电机电压保持稳定，可以快速提供大电流。

数据表通常会给出建议的最小值，但需要进行系统级测试来确定大小适中的大容量电容。




图 33. 系统电源寄生效应示例

## 10 布局

### 10.1 布局指南

由于 DRV887x 系列器件是能够驱动高电流的集成式功率 MOSFET 器件，因此应特别注意布局设计和外部组件的放置。下面提供了一些设计和布局指南。

- 对于 VM 至 GND 旁路电容器、VCP 至 VM 电荷泵储能电容器和电荷泵飞跨电容器，应使用低 ESR 陶瓷电容器。建议使用 X5R 和 X7R 类型的电容器。
- VM 电源和 VCP、CPH、CPL 电荷泵电容器应放在尽可能靠近器件的位置，以便最大限度减小回路电感。
- VM 电源大容量电容器可以是陶瓷电容器或电解电容器，但也应放在尽可能靠近器件的位置，以便最大限度减小回路电感。
- VM、OUT1、OUT2 和 PGND 承载着从电源传输到输出、然后重新传回到接地的高电流。对于这些迹线，应使用厚金属布线（如果可行）。
- PGND 和 GND 应同时直接连接到 PCB 接地平面上。不能将它们用于相互隔离用途。
- 应通过热通路将器件散热焊盘连接到 PCB 顶层接地平面和内部接地平面（如果可用）上，以获得最强的 PCB 散热能力。
- “封装图”一节中为热通路提供了建议的焊盘图案。
- 应尽可能扩大连接到散热焊盘的铜平面面积，以确保获得最佳散热效果。

### 10.2 布局示例

#### 10.2.1 HTSSOP 布局示例




图 34. HTSSOP (PWP) 示例布局

## 布局示例 (接下页)

### 10.2.2 VQFN 布局示例




图 35. VQFN (RGT) 示例布局

## 11 器件和文档支持

### 11.1 文档支持

#### 11.1.1 相关文档

请参阅如下相关文档：

- 德州仪器 (TI), [《计算电机驱动器的功耗》应用报告](#)
- 德州仪器 (TI), [《电流再循环和衰减模式》应用报告](#)
- 德州仪器 (TI), [《PowerPAD™ 速成》应用报告](#)
- 德州仪器 (TI), [《PowerPAD™ 热增强型封装》应用报告](#)
- 德州仪器 (TI), [《了解电机驱动器电流额定值》应用报告](#)
- 德州仪器 (TI), [《电机驱动器电路板布局的最佳实践应用报告》](#)

### 11.2 接收文档更新通知

要接收文档更新通知, 请导航至 [TI.com.cn](http://TI.com.cn) 上的器件产品文件夹。单击右上角的通知我 进行注册, 即可每周接收产品信息更改摘要。有关更改的详细信息, 请查看任何已修订文档中包含的修订历史记录。

### 11.3 社区资源

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

**TI E2E™ Online Community** **TI's Engineer-to-Engineer (E2E) Community.** Created to foster collaboration among engineers. At [e2e.ti.com](http://e2e.ti.com), you can ask questions, share knowledge, explore ideas and help solve problems with fellow engineers.

**Design Support** **TI's Design Support** Quickly find helpful E2E forums along with design support tools and contact information for technical support.

### 11.4 商标

E2E is a trademark of Texas Instruments.

All other trademarks are the property of their respective owners.

### 11.5 静电放电警告

 ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序, 可能会损坏集成电路。

 ESD 的损坏小至导致微小的性能降级, 大至整个器件故障。精密的集成电路可能更容易受到损坏, 这是因为非常细微的参数更改都可能导致器件与其发布的规格不相符。

### 11.6 Glossary

[SLYZ022 — TI Glossary.](#)

This glossary lists and explains terms, acronyms, and definitions.

## 12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable part number	Status	Material type	Package   Pins	Package qty   Carrier	RoHS	Lead finish/ Ball material	MSL rating/ Peak reflow	Op temp (°C)	Part marking
	(1)	(2)			(3)	(4)	(5)		(6)
DRV8876PWPR	Active	Production	HTSSOP (PWP)   16	2000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	8876
DRV8876PWPT	Obsolete	Production	HTSSOP (PWP)   16	-	-	Call TI	Call TI	-40 to 125	8876
DRV8876RGTR	Active	Production	VQFN (RGT)   16	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	8876

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF DRV8876 :**


- Automotive : [DRV8876-Q1](#)

## NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


**TAPE AND REEL INFORMATION**
**REEL DIMENSIONS**

**TAPE DIMENSIONS**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DRV8876PWPR	HTSSOP	PWP	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
DRV8876RGTR	VQFN	RGT	16	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DRV8876PWPR	HTSSOP	PWP	16	2000	350.0	350.0	43.0
DRV8876RGTR	VQFN	RG	16	3000	367.0	367.0	35.0

## GENERIC PACKAGE VIEW

PWP 16

PowerPAD™ TSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE




Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4073225-3/J


## PACKAGE OUTLINE

PWP0016A



## PowerPAD™ HTSSOP - 1.2 mm max height

## PLASTIC SMALL OUTLINE



4214868/A 02/2017

## NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
  4. Reference JEDEC registration MO-153.
  5. Features may not be present.

# EXAMPLE BOARD LAYOUT

PWP0016A

PowerPAD™ HTSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE



4214868/A 02/2017

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.

# EXAMPLE STENCIL DESIGN

PWP0016A

PowerPAD™ HTSSOP - 1.2 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
EXPOSED PAD  
100% PRINTED SOLDER COVERAGE BY AREA  
SCALE:10X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	3.69 X 3.69
0.125	3.3 X 3.3 (SHOWN)
0.15	3.01 X 3.01
0.175	2.79 X 2.79


4214868/A 02/2017

NOTES: (continued)

10. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
11. Board assembly site may have different recommendations for stencil design.


## PACKAGE OUTLINE

PWP0016C



## PowerPAD™ TSSOP - 1.2 mm max height

## SMALL OUTLINE PACKAGE



## NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
  3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
  4. Reference JEDEC registration MO-153.
  5. Features may differ or may not be present.

# EXAMPLE BOARD LAYOUT


PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



SOLDER MASK DETAILS

4224559/B 01/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

## EXAMPLE STENCIL DESIGN

**PWP0016C**

## PowerPAD™ TSSOP - 1.2 mm max height

## SMALL OUTLINE PACKAGE



STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	2.75 X 2.58
0.125	2.46 X 2.31 (SHOWN)
0.15	2.25 X 2.11
0.175	2.08 X 1.95

4224559/B 01/2019

#### NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
  12. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW

**RGT 16**

**VQFN - 1 mm max height**


PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4203495/I


RGT0016C



# PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

## EXAMPLE BOARD LAYOUT


**RGT0016C**

## **VQFN - 1 mm max height**

#### PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:20X



4222419/D 04/2022

#### NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
  5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

RGT0016C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



**SOLDER PASTE EXAMPLE**  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 17:  
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:25X

4222419/D 04/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## 重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

版权所有 © 2025, 德州仪器 (TI) 公司